Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "interconnect" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-11 z 11
    Tytuł:
    Efficient procedure for capacitance matrix calculation of multilayer VLSI interconnects using quasi-static analysis and Fourier series approach
    Autorzy:
    Ymeri, H.
    Nauwelaers, B.
    Maex, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/309281.pdf
    Data publikacji:
    2002
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    lossy IC interconnect
    Fourier projection method
    line capacitance
    Opis:
    In this paper, we present a new approach for capacitance matrix calculation of lossy multilayer VLSI interconnects based on quasi-static analysis and Fourier projection technique. The formulation is independent from the position of the interconnect conductors and number of layers in the structure, and is especially adequate to model 2D and 3D layered structures with planar boundaries. Thanks to the quasi-static algorithms considered for the capacitance analysis and the expansions in terms of convergent Fourier series the tool is reliable and very efficient; results can be obtained with relatively little programming effort. The validity of the technique is verified by comparing its results with on-surface MEI method, moment method for total charges in the structure, and CAD-oriented equivalent-circuit methodology, respectively.
    Źródło:
    Journal of Telecommunications and Information Technology; 2002, 2; 40-44
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Heat dissipation and temperature distribution in long interconnect lines
    Autorzy:
    Gnidzińska, K.
    Mey, G.
    Napieralski, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/199909.pdf
    Data publikacji:
    2010
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    interconnect lines
    heat dissipation
    delay
    temperature distribution
    Opis:
    Thermal and time delay aspects of long interconnect lines have been investigated. To design a modern integrated circuit we need to focus on very long global interconnects in order to achieve the desired frequency and signal synchronization. The long interconnection lines introduce significant time delays and heat generation in the driver transistors. Introducing buffers helps to spread the heat production more homogenously along the line but consumes extra power and chip area. To ensure the functionality of the circuit, it is compulsory to give priority to the time delay aspect and then the optimized solution is found by making the power dissipation as homogenous as possible and consequently the temperature distribution T (relative to ambient) as low as possible. The technology used for simulations is 65 nm node. The occurring phenomena have been described in a quantitative and qualitative way.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2010, 58, 1; 119-124
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Interconnections coupling through substrate for frequencies up to 100 GHz
    Autorzy:
    Gerakis, V
    Hatzopoulos, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/397752.pdf
    Data publikacji:
    2014
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    substrate noise
    interconnect coupling
    substrate doping
    S-parameters
    Z-parameters
    zakłócenia podłożowe
    domieszkowanie substratu
    parametry rozproszenia
    parametry impedancji
    Opis:
    This work presents a study on the substrate noise coupling between two interconnects. A highly, a lightly and a uniformly doped substrate, approximating most modern technologies, are described. The three different doping profiles are simulated for various interconnect distances and different metal layers assuming a 65 nm bulk CMOS technology. A proper data analysis methodology is presented, including z and s parameters extraction and de-embedding procedure.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2014, 5, 4; 144-148
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Mn1.5Co1.5O4 spinel conducting coatings on Al453 ferritic steel with regard to their application as interconnects in IT-SOFC
    Przewodzące powłoki spinelu Mn1.5Co1.5O4 na stali ferrytycznej Al453 z przeznaczeniem na interkonektory do ogniw paliwowych typu IT-SOFC
    Autorzy:
    Kruk, A.
    Stygar, M.
    Brylewski, T.
    Przybylski, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/351708.pdf
    Data publikacji:
    2013
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    interconnect
    ferritic stainless steel
    spinel-based coatings
    microstructure
    electrical resistance
    interkonektor
    ferrytyczna stal nierdzewna
    przewodząca powłoka spinelu
    mikrostruktura
    opór elektryczny
    Opis:
    The ferritic AL453 steel is one of potential metallic interconnect materials for intermediate-temperature solid oxide fuel cells. However, the evaporation of chromium from the chromia scale formed on this steel and the increasing thickness of this scale result in the slow deterioration in the electrical properties of the interconnect’s elements. In order to improve fuel cell efficiency, the surface of the interconnect material was modified by applying a protective-conducting Mn1.5Co1.5O4spinel coating. Thermal and electrical tests of the La0.8Sr0.2FeO3 cathode - AL453/ Mn1.5Co1.5O4 interconnect system at 1073 K for 200 hrs in air confirmed the effectiveness of the spinel layers as a means of stopping chromium diffusion from the AL453 steel and inhibiting oxidation, while at the same time promoting electrical contact and minimizing cathode-interconnect interfacial resistance.
    Jednym z potencjalnych materiałów na metaliczne interkonektory do stałotlenkowych ogniw paliwowych typu IT-SOFC jest stal ferrytyczna AL453.Wzwiązku z parowaniem chromu z powierzchni ochronnej zgorzeliny tlenku chromu oraz wzrostem jej grubości następuje pogorszenie właściwości elektrycznych interkonektora. W celu poprawy wydajności ogniwa paliwowego, stosuje się modyfikacje interkonektor polegającą na nakładaniu na jego powierzchni ochronno-przewodzącej powłoki spinelu Mn1.5Co1.5O4. Przeprowadzone testy termiczne i elektryczne układu katoda La0.8Sr0.2FeO3- interkonektor AL453/ Mn1.5Co1.5O4w 1073 K przez 200 godz. w powietrzu potwierdziły wysoką efektywność powłoki spinelowej jako bariery zaporowej dla dyfuzji chromu ze stali AL453 oraz jej utleniania co w efekcie prowadzi do spadku oporu elektrycznego na interfejsach układu katoda-interkonektor.
    Źródło:
    Archives of Metallurgy and Materials; 2013, 58, 2; 377-381
    1733-3490
    Pojawia się w:
    Archives of Metallurgy and Materials
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Physicochemical and mechanical properties of Crofer 22 APU ferritic steel applied in SOFC interconnects
    Właściwości fizykochemiczne i mechaniczne stali ferrytycznej Crofer 22 APU na interkonektory ogniw paliwowych SOFC
    Autorzy:
    Stygar, M.
    Kurtyka, P.
    Brylewski, T.
    Tejchman, W.
    Staśko, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/264094.pdf
    Data publikacji:
    2013
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    solid oxide fuel cell
    metallic interconnect
    mechanical properties
    cyclic oxidation
    microstructure
    ogniwo paliwowe
    właściwości mechaniczne
    utlenianie
    mikrostruktura
    Opis:
    The paper presents the results of investigations of the physicochemical and mechanical properties of the Crofer 22 APU steel designed for application in metallic interconnects forming the key components of solid oxide fuel cells (SOFCs). Microstructural and hardness studies of non-metallic inclusions and the matrix were carried out. Based on compression tests of raw Crofer 22 APU and the steel after 600 hrs of cyclic oxidation in air at 800°C, the composition of non-metallic inclusions and their influence on the strength properties of the steel were determined.
    W pracy przedstawiono wyniki badań właściwości fizyko-chemicznych i mechanicznych stali Crofer 22 APU dedykowanego do zastosowań na interkonektory metaliczne będących kluczowym elementem ogniw paliwowych SOFC. Przeprowadzono badania mikrostruktury oraz twardości wydzieleń niemetalicznych i osnowy. Na podstawie testów ściskania stali wyjściowej oraz stali poddanej cyklicznemu utlenianiu przez 600 h w powietrzu w 800°C określono skład wytrąceń niemetalicznych oraz wykazano ich wpływ na parametry wytrzymałościowe stali.
    Źródło:
    Metallurgy and Foundry Engineering; 2013, 39, 2; s. 47-57
    1230-2325
    2300-8377
    Pojawia się w:
    Metallurgy and Foundry Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Research on the characteristics of the PEP coupling into a metallic via and stub interconnect
    Autorzy:
    Xiaofei, X.
    Denghua, L.
    Shuhui, Y.
    Powiązania:
    https://bibliotekanauki.pl/articles/140745.pdf
    Data publikacji:
    2018
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    powerful electromagnetic pulse (PEP)
    metallic via
    stub interconnect
    coupling characteristics
    electromagnetic effect
    Opis:
    The research on the coupling electromagnetic effect was studied in this paper, in consideration of the wreaking damage of the powerful electromagnetic pulse to the electronic products. The characteristic of the metallic via and stub interconnect with the coupling voltage was calculated by the model, which was the transfer function F( f ) of the protection circuit parameters of DC power source. The research showed that: the smaller radius of Metallic via, the lower amplitude of F( f ), the less energy of a power electro- magnetic pulse (PEP); the higher increase of the width of the stub interconnect, the bigger reduction of the characteristic impedance of plane wave coupling, the depth of the notch band significantly narrowed. The simulations and experiments were done to compare the protection effects of protection circuits with different parameters at last. The results showed that the protection circuit designed could be highly advantageous in protecting the DC power source in this article.
    Źródło:
    Archives of Electrical Engineering; 2018, 67, 3; 683--694
    1427-4221
    2300-2506
    Pojawia się w:
    Archives of Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Signaling optimization techniques to reduce jitter and crosstalk susceptibility
    Autorzy:
    Sevcik, B.
    Brancik, L.
    Kubicek, M.
    Sotner, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/398144.pdf
    Data publikacji:
    2011
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    preemfaza
    podniesiony kosinus
    zależność danych
    łącznik miedziany
    modulacja szerokości impulsów
    pre-emphasis
    raised cosine
    data-dependent
    copper interconnect
    pulse width modulation (PWM)
    Opis:
    In this paper the optimization methods to reduce undesirable effects in time-domain pre-emphasis techniques are described. In the first case the application of data-dependent method for pulse-width modulated (PWM) pre-emphasis to reduce additional jitter at output data stream is shown. Consequently, new signaling scheme based on using of raised cosine approximation to crosstalk reduction is proposed and analyzed. The time-domain pre-distortion method provides an alternative to FIR (finite impulse response) pre-emphasis with advantages in the light of developments in modern CMOS scaling. The PWM pre-emphasis method is able to compensate higher channel losses than the conventional FIR method. However additional high-frequency noise which is typical for strong amount of PWM pre-emphasis can caused system crosstalk susceptibility. Our research is primary focused on optimization of the conventional PWM scheme to reduce harmonic high frequency component. It can be solution for system where near-end crosstalk is problem. Finally, simulation results in MathCAD and Agilent ADS environment are shown.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2011, 2, 3; 113-120
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Skuteczny generator testów dla przesłuchów w połączeniach
    Effective BIST for Crosstalk Faults in Inter-connects
    Autorzy:
    Rudnicki, T.
    Garbolino, T.
    Gucwa, K.
    Hławiczka, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/154381.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    rejestr liniowy
    generator testów
    przesłuchy
    samotestowanie
    system jednoukładowy
    sieć połączeń
    test pattern generator
    crosstalks
    BIST
    LFSR
    SoC
    interconnect net
    Opis:
    W pracy zasygnalizowano konieczność testowania przesłuchów metodą test-per-clock przy pełnej szybkości zegara w sieciach długich połączeń między modułami w jednoukładowych systemach typu SoC. Do generacji testów zaproponowano rejestr LFSR (ang. Linear Feedback Shift Register) z wielomianem pierwotnym oraz z podwojoną liczbą przerzutników, w którym tylko co drugi przerzutnik jest podłączony do testowanej sieci połączeń. Przeprowadzono eksperymenty symulacyjne sprawdzające skuteczność ich wykorzystania do testowania przesłuchów objawiających się albo chwilowym zakłóceniem (szpilką) albo opóźnieniem zbocza.
    The paper is devoted to a test-per-clock method of an at-speed testing of crosstalk faults in long interconnects between cores in a System-on-a-Chip. A LFSR composed of 2n flip-flops and implementing primitive polynomial was used as a Test Pattern Generator (TPG) for an interconnect network comprised of n nets. In our approach every second output of the LFSR is connected to the Interconnect Network Under Test. Simulation-based experiments were carried out to verify effectiveness of vector sequences produced by the proposed TPG in detection of crosstalk faults provoked at victim net by simultaneous occurrence of rising (falling) edges 01(10) at k aggressor lines. Crosstalk faults causing occurrence of a positive (negative) glitch at a victim line having constant value 00(11) as well as ones that lead to delaying an edge with an opposite direction 10(01) at a victim line were taken into consideration. The experimental results show that for n ? {8,12,16,20,24,28,32} and k << n all above-mentioned crosstalk faults can be detected by a test sequence having an acceptable length.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 432-434
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Sygnaturowy słownik diagnostyczny o niewielkich rozmiarach wykorzystywany w testowaniu połączeń
    Small-size signature-based diagnostic dictionary for testing of interconnections
    Autorzy:
    Garbolino, T.
    Gucwa, K.
    Hławiczka, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/156683.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    testowanie połączeń
    liniowy rejestr pierścieniowy R-LFSR
    słownik diagnostyczny
    interconnect test
    ring LFSR
    diagnostic dictionary
    Opis:
    Przedstawiono nowy sposób redukcji rozmiaru sygnaturowego słownika diagnostycznego (SSD) służącego do detekcji i diagnostyki uszkodzeń statycznych i opóźnieniowych w połączeniach. Testowana magistrala złożona z n linii jest dzielona na b k bitowych fragmentów. Każdy z ww. fragmentów magistrali jest testowany przy użyciu oddzielnego 2k bitowego rejestru pierścieniowego R-LFSR. Procedura testująca obejmuje cztery fazy, w których na przemian pracują parzyste oraz nieparzyste rejestry. Zaproponowane tutaj rozwiązanie pozwala znacznie zmniejszyć wielkość SSD.
    The paper is devoted to a new technique enabling the substantial reduction of the size of a diagnostic dictionary used for detection, localization and identification of static and delay faults in interconnections that are tested with use of ring linear feedback shift registers (R-LFSR). The proposed method assumes that the bus under test comprises n lines and is structured into b fragments of the size of k lines per each fragment. The method also assumes that each of the aforementioned fragments is tested by means of a separate R-LFSR with its length of 2k bits. The example of such a solution is presented in Fig. 1. Moreover, the test procedure is subdivided into four phases in which odd and even R-LFSRs work alternately. Operation modes for individual registers during subsequent phases and their seeds are summarized in Table 1. The proposed way of subdivision of the test procedure makes it possible to get rid of the mutual interference between two adjacent R LFSRs in case of occurring a short-circuit between the feedback lines of these neighbouring registers. Such interactions were the drawback of the previous methods and presented the impediment that prevented the fault dictionary from having its size reduced [2]. The solution that is suggested in this study enables substantially diminishing the dictionary, where its actual size is determined by the multiplicity of r defects within each k-bit part of the connecting bus, even when the bus width n >> k [3, 4].
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 52-54
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Testowanie dynamicznych uszkodzeń typu przesłuchy w sieciach połączeń przy użyciu rejestrów pierścieniowych R-LFSR
    On the use of a ring LFSR for testing crosstalk faults in interconnect networks
    Autorzy:
    Hławiczka, A.
    Gucwa, K.
    Garbolino, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/151798.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    rejestr liniowy
    rejestr pierścieniowy
    generator testów
    przesłuchy
    samotestowanie
    sieć połączeń
    test pattern generator
    crosstalks
    BIST
    LFSR
    R LFSR
    interconnect net
    Opis:
    W pracy przedstawiono nową metodę wykrywania przesłuchów w połączeniach. Testowaniu poddaje się tylko te połączenia FPGA, które będą wykorzystywane przez docelową aplikację. Zaproponowana struktura testera wbudowanego (BIST) wykorzystuje rejestr pierścieniowy 3n R LFSR, który w swojej części odpowiedzialnej za generowanie par testowych ma podwojoną liczbę przerzutników. Do testowanej sieci n połączeń jest podłączony tylko co drugi przerzutnik. Taka struktura generuje wszystkie pary niezbędne do pobudzenia przesłuchów co jest niemożliwe w klasycznej strukturze R-LFSR. Eksperymenty potwierdziły skuteczność testera BIST w pobudzaniu określonych przesłuchów.
    A new method of detection of crosstalk faults is presented in the paper. An interconnect network employed by a target application is a sole subject of the test. The detection of crosstalk fault requires stimulation of the interconnect network under test (INUT) with two consecutive test patterns. The test patterns have to be applied to inputs of the INUT at a nominal clock frequency. So using the Built In Self Test (BIST) is a must. The proposed BIST structure is based on a ring register called 3n R LFSR (Fig.1). In contrast to a typical ring register, the 3n R LFSR contains a double number 2n of flip flops in its part that is responsible for two test pattern generation. The n lines of the INUT are fed from the outputs of every second flip flop of that part of the register. Such structure of the BIST is capable of generating all two test patterns that are required to stimulate crosstalk faults in the INUT, which is impossible in the case of a classical R LFSR. At the beginning of a test session the 3n-R-LFSR is seeded with a chosen value. After g clock cycles the final state (signature) is read. In more complex cases crosstalk can be observed only if a number k of lines being aggressors change their state simultaneously. The experiments proved that for k << n it is possible to find the initial seed being the beginning of a test sequence, that stimulate all required crosstalks. The length of the test sequence and simulation time ? necessary for finding initial seed is acceptable (Tab. 3).
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 572-574
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA
    On Application of Ring Linear Feedback Shift Registers to Testing of Interconnects in FPGAs
    Autorzy:
    Hławiczka, A.
    Gucwa, K.
    Garbolino, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/156314.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    liniowy rejestr pierścieniowy
    testowanie połączeń
    lokalizacja uszkodzeń
    identyfikacja uszkodzeń
    sygnatura
    słownik diagnostyczny
    układ FPGA
    ring linear feedback shift register
    interconnect testing
    fault localization
    fault identification
    signature
    fault dictionary
    field programmable gate array (FPGA)
    Opis:
    Praca poświęcona jest dedykowanemu konkretnej aplikacji testowaniu połączeń w układach FPGA. Na czas testowania komórki układu FPGA wchodzące w skład realizowanej aplikacji są przekształcane w elementy układu RL-BIST. Do budowy takiego układu został wybrany pierścieniowy rejestr LFSR, którego n pętli sprzężeń zwrotnych jest w trakcie testowania liniami testowanej magistrali połączeń. Na podstawie sygnatury otrzymanej w układzie RL-BIST stwierdza się czy testowana magistrala połączeń jest sprawna a w oparciu o słownik diagnostyczny można także zlokalizować uszkodzone połączenia oraz zidentyfikować typ uszkodzenia. Skuteczność zaproponowanej metody testowania połączeń w FPGA została poparta obszernymi wynikami eksperymentalnymi.
    Due to rapidly growing complexity of FPGA circuits application-dependent techniques of their testing become more and more often exploited for manufacturing test instead of application'independent methods. In such the case not all but only a part of FPGA resources (i.e. CLBs and interconnects) is a subject of testing - the part that is to be used by the concrete target application. The work is devoted to application-dependent testing of interconnects in FPGA circuits. For the test period the CLBs being the parts of the application are reconfigured so they implement elements (i.e. XOR gates and D-type flip-flops) of a RL-BIST structure based on a ring linear feedback shift register (R-LFSR). FPGA interconnections under test (IUTs) or at least their part are feedback lines of the R-LFSR. The R-LFSR is first initialised with a randomly chosen seed and than run for several clock cycles. Next the final state of the R-LFSR - a signature - is red by an ATE (Automatic Test Equipment). The value of the signature determines whether IUTs are fault free or faulty. Moreover, on the basis of the signature and with the use of a fault dictionary one may localise faulty interconnections in the FPGA and identify types of faults. The FPGA is afterwards reconfigured so the other set of IUTs becomes feedback lines of the R-LFSR. The above procedure is repeated until all FPGA interconnections belonging to the target application are tested. Efficacy of the proposed approach to testing of FPGA interconnects is supported by experimental results.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 594-597
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-11 z 11

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies