Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "gate" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-15 z 162
Tytuł:
Семантическое развитие концепта СКАНДАЛ и его деривационные маркеры в русских и польских медиатекстах
On Semantic Development of the Concept SCANDALand its Derivative Markers in Modern Russian and Polish Languages
Autorzy:
Koriakowcewa, Elena
Powiązania:
https://bibliotekanauki.pl/articles/1070576.pdf
Data publikacji:
2020-12-01
Wydawca:
Uniwersytet Warmińsko-Mazurski w Olsztynie
Tematy:
concept
semantics
-gate suffixoid
mass media discourse
Opis:
This article is devoted to the tendencies in the semantics of words скандалand skandal and the derivation with the help of the -gate suffixoid in the modern Russian and Polish mass media discourse being the main environment for the emergence and spreading of scandals. The modern scandal becomes an attention attracting strategy. As a result, new semantic features and a positive connotation appear in the semantics of the words скандал and skandal. The -gate suffixoid is used to derive the terms that may suggest unethical behaviour and a cover-up of scandal, particularly in politics and government.
Źródło:
Acta Neophilologica; 2020, XXII/2; 55-67
1509-1619
Pojawia się w:
Acta Neophilologica
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmiennoprzecinkowa jednostka arytmetyczna dla sprzętowej maszyny wirtualnej
A floating point unit for the hardware virtual machine
Autorzy:
Hajduk, Z.
Powiązania:
https://bibliotekanauki.pl/articles/156437.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy FPGA
arytmetyka zmiennoprzecinkowa
field programmable gate array (FPGA)
floating point arithmetic
Opis:
W artykule omówiono, opracowaną dla struktur FPGA, implementację układów realizujących podstawowe operacje arytmetyki zmiennoprzecinkowej. Implementacja charakteryzuje się pewnym kompromisem pomiędzy zapotrzebowaniem na zasoby logiczne układu programowalnego a szybkością realizacji operacji arytmetycznych określoną przez liczbę taktów zegara niezbędną do wykonania operacji. Wspomniane układy zostały wykorzystane jako zasadnicze komponenty zmiennoprzecinkowej jednostki arytmetycznej przeznaczonej dla sprzętowej maszyny wirtualnej. Maszyna ta, implementowana w układach FPGA, jest specjalizowanym mikrokontrolerem wykonującym pośredni kod wykonywalny generowany przez kompilator środowiska inżynierskiego CPDev, przeznaczonego do projektowania oprogramowania sterowników przemysłowych. Wykonane testy wydajności maszyny sprzętowej wyposażonej w zmiennoprzecinkową jednostkę arytmetyczną wskazują, że jest ona średnio kilkadziesiąt razy szybsza od dotychczas istniejących realizacji programowych, wykorzystujących popularne mikrokontrolery AVR i ARM.
Under the CPDev (Control Program Developer) engineering environment, programs written in one of the languages defined in the IEC 61131-3 standard are compiled into the universal intermediate code executed on the side of programmable controllers by the virtual machines [9]. There are software implemented virtual machines, dedicated for the platform with popular AVR and ARM microcontrollers, and also there is a recently developed hardware virtual machine implemented using FPGA devices [2]. The hardware virtual machine, which in fact is a specialized microcontroller described in the Verilog Hardware Description Language [3], is several dozen times faster then its software counterparts [2]. But the main drawback of the existing hardware virtual machine is a lack of the ability of executing the floating point computations. The paper presents an architecture of the floating point arithmetic unit accomplishing basic floating point operation, designed for the hardware virtual machine. There are quite a lot of publications concerning FPGA implementation of the floating point arithmetic, for instance [6, 7, 8, 10, 11]. In this paper the realization of basic float-ing point operation, balanced between logic resources requirements and speed of computing (defined by the number of clock cycles necessary to end up a floating point operation), is presented. Figs. 1 and 2 show a simplified micro-architecture of the single precision (according to IEEE 754-1985 standard [5]) floating point multiplier and adder. A floating point divider has roughly the same structure as the multiplier - it differs in states functions performed by some blocks. A few different realizations of the multiplier and adder unit were designed - the details are presented in Tabs. 1 and 3. The general trend is as follows: a shorter clock cycle necessary to execute the operation needs more logic resources of FPGA. A floating point unit for the hardware virtual machine was designed based on the floating point multiplier, divider and adder blocks. Apart from the mentioned above basic floating point operation, the floating point unit also performs operations like: comparison and relation (equals, not equals, more than, more than or equal etc.), absolute value, negation, integer value to floating point value conversion, floating point to integer conversion (rounding, truncating) and some functions fetched from IEC 61131-3 standard like MIN, MAX, LIMIT. To compare performance of the hardware virtual machine equipped with the floating point unit and its software counterparts, the Whetstone based benchmark [1] was written in ST language. The test results are given in Tab. 4. The hardware virtual machine (implemented using Xilinx Spartan 3-AN FPGA XC3S1400AN-4FGG676) is several times faster than the software one implemented on AVR and ARM microcontrollers, and even a little bit faster than the PC based virtual machine (under .NET environment).
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 82-85
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmiany zasolenia i poziomu wody jeziora Jamno wynikające z budowy wrót przeciwsztormowych
Changes in salinity and water level of the Lake Jamno resulting from the construction of storm gates
Autorzy:
Cieśliński, R.
Powiązania:
https://bibliotekanauki.pl/articles/296917.pdf
Data publikacji:
2016
Wydawca:
Politechnika Częstochowska. Wydawnictwo Politechniki Częstochowskiej
Tematy:
Lake Jamno
storm gate
conductivity
salinity
water level
jezioro Jamno
wrota przeciwsztormowe
przewodność właściwa
zasolenie
poziom wody
Opis:
The aim of the study is to determine changes in salinity and water level of the Lake Jamno, which occurred as a result of the construction of the storm gate. It is very important aspect, as in the case of coastal lakes rather seeks to “open” object on the direct impact of the sea, and not his “closing”. Of course there are many examples in the world to create such hydrotechnical building, the aim of which is to prevent the phenomenon of flooding from the sea. Often it is the result of climate change causing an increase in the number of observed extreme phenomena, example of which are the storm gates in the Thames. Therefore, you should always think about the meaning of the creation of such structures and their subsequent impact on the biotic and abiotic environment. Also be sure to with great care to prepare a draft of such a construction that does not cause more losses than benefits. The study consisted primarily of a review of source materials and fieldwork prior to the construction of a storm barrier (2002-2008) and following the construction of the storm barrier (2015). Fieldwork included hydrographic surveys and water sampling for laboratory analysis. The most important source of information on changes following the construction of the storm barrier was the online source: www.hydrowskaz.pl. The website included data on water levels and specific conductivity for Lake Jamno and the Jamno Canal. The main and most readily observable outcome of the construction of a storm barrier has been a change in water quality in Lake Jamno. This is especially true in the case of key indicators related to marine water including conductivity, whose values changed from brackish-water-type to freshwater-type. A second outcome of the construction of the storm barrier was a change in the water level fluctuation range for Lake Jamno. The fluctuation range has now been reduced by 30 to 40 cm.
Celem pracy jest określenie zmian zasolenia i poziomu wody jeziora Jamno, jakie zaszły w wyniku budowy wrót przeciwsztormowych. Jest to o tyle istotny aspekt, gdyż w przypadku jezior przybrzeżnych raczej dąży się do „otwarcia” obiektu na bezpośrednie oddziaływanie morza, a nie jego „zamykanie”. Oczywiście istnieje także wiele przykładów na świecie tworzenia takiej zabudowy hydrotechnicznej, której celem jest ochrona przed zjawiskiem powodzi od strony morza. Często wynika ona ze zmian klimatycznych powodujących wzrost liczby obserwowanych zjawisk ekstremalnych, przykładem czego są wrota przeciwsztormowe na Tamizie. W związku z powyższym należy zawsze zastanowić się nad sensem tworzenia takich budowli i ich późniejszego wpływu na środowisko biotyczne i abiotyczne. Również należy z niezwykłą starannością przygotować projekt takiej budowy, aby nie spowodował on więcej strat niż korzyści. Główne prace polegały na kwerendzie materiałów źródłowych oraz pracach terenowych w okresie przed budową wrót przeciwsztormowych (lata 2002-2008) i po ich budowie (rok 2015), podczas których wykonano kartowanie hydrograficzne oraz pobór próbek wody do analiz laboratoryjnych. Najważniejszym źródłem informacji o zmianach, jakie zaszły po budowie wrót przeciwsztormowych, była strona internetowa www.hydrowskaz.pl. Na stronie zamieszczono dane dotyczące zmian poziomu wody i wielkości przewodności właściwej na jeziorze Jamno i Kanale Jamneńskim. Głównym i najbardziej widocznym efektem wpływu powstałych wrót przeciwsztormowych jest zmiana stanu jakościowego wód jeziora Jamno, a w szczególności zmiana stężeń wskaźników odmorskich, np. przewodności właściwej, które uległy zmianie z typowych dla wód słonawych na typowe dla wód słodkich. Drugim widocznym efektem zmian jest zmniejszenie amplitudy wahań poziomu wody w jeziorze o rząd w skali roku 30÷40 cm.
Źródło:
Inżynieria i Ochrona Środowiska; 2016, 19, 4; 517-539
1505-3695
2391-7253
Pojawia się w:
Inżynieria i Ochrona Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA
On Application of Ring Linear Feedback Shift Registers to Testing of Interconnects in FPGAs
Autorzy:
Hławiczka, A.
Gucwa, K.
Garbolino, T.
Powiązania:
https://bibliotekanauki.pl/articles/156314.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
liniowy rejestr pierścieniowy
testowanie połączeń
lokalizacja uszkodzeń
identyfikacja uszkodzeń
sygnatura
słownik diagnostyczny
układ FPGA
ring linear feedback shift register
interconnect testing
fault localization
fault identification
signature
fault dictionary
field programmable gate array (FPGA)
Opis:
Praca poświęcona jest dedykowanemu konkretnej aplikacji testowaniu połączeń w układach FPGA. Na czas testowania komórki układu FPGA wchodzące w skład realizowanej aplikacji są przekształcane w elementy układu RL-BIST. Do budowy takiego układu został wybrany pierścieniowy rejestr LFSR, którego n pętli sprzężeń zwrotnych jest w trakcie testowania liniami testowanej magistrali połączeń. Na podstawie sygnatury otrzymanej w układzie RL-BIST stwierdza się czy testowana magistrala połączeń jest sprawna a w oparciu o słownik diagnostyczny można także zlokalizować uszkodzone połączenia oraz zidentyfikować typ uszkodzenia. Skuteczność zaproponowanej metody testowania połączeń w FPGA została poparta obszernymi wynikami eksperymentalnymi.
Due to rapidly growing complexity of FPGA circuits application-dependent techniques of their testing become more and more often exploited for manufacturing test instead of application'independent methods. In such the case not all but only a part of FPGA resources (i.e. CLBs and interconnects) is a subject of testing - the part that is to be used by the concrete target application. The work is devoted to application-dependent testing of interconnects in FPGA circuits. For the test period the CLBs being the parts of the application are reconfigured so they implement elements (i.e. XOR gates and D-type flip-flops) of a RL-BIST structure based on a ring linear feedback shift register (R-LFSR). FPGA interconnections under test (IUTs) or at least their part are feedback lines of the R-LFSR. The R-LFSR is first initialised with a randomly chosen seed and than run for several clock cycles. Next the final state of the R-LFSR - a signature - is red by an ATE (Automatic Test Equipment). The value of the signature determines whether IUTs are fault free or faulty. Moreover, on the basis of the signature and with the use of a fault dictionary one may localise faulty interconnections in the FPGA and identify types of faults. The FPGA is afterwards reconfigured so the other set of IUTs becomes feedback lines of the R-LFSR. The above procedure is repeated until all FPGA interconnections belonging to the target application are tested. Efficacy of the proposed approach to testing of FPGA interconnects is supported by experimental results.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 594-597
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Z zachwytem. O „Drugiej bramie” Haliny Górskiej
.With Amazement. On Halina Górskas “The Second Gate”
Autorzy:
Graczyk, Ewa
Powiązania:
https://bibliotekanauki.pl/articles/545570.pdf
Data publikacji:
2017
Wydawca:
Uniwersytet Gdański. Wydział Filologiczny
Tematy:
Halina Górska
“The Second Gate”
Opis:
Review of the book “The Second Gate” by Halina Górska
Źródło:
Jednak Książki. Gdańskie Czasopismo Humanistyczne; 2017, 7; 157-164
2353-4699
Pojawia się w:
Jednak Książki. Gdańskie Czasopismo Humanistyczne
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC
Xilinx Virtex-4 - based PLC CPUs development platform
Autorzy:
Chmiel, M.
Mocha, J.
Hrynkiewicz, E.
Powiązania:
https://bibliotekanauki.pl/articles/156701.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
programowalny sterownik logiczny PLC
jednostka centralna
przetwarzanie współbieżne
układy programowalne
FPGA
programmable logic controller (PLC)
central processing unit
concurrent operation
FPGA-field programmable gate array
Opis:
Artykuł prezentuje koncepcję platformy sprzętowo-programowej umożliwiającej testowanie różnych rozwiązań konstrukcyjnych jednostek centralnych sterowników programowalnych. Platforma do testowania jednostek bazuje na układzie FPGA Virtex-4 oraz opracowanym dedykowanym oprogramowaniu narzędziowym, umożliwiającym testowanie oraz badania właściwości opracowywanych jednostek. Przedstawiono wybrane dwuprocesorowe bitowo-bajtowe jednostki spotykane w literaturze, zorientowane na maksymalnie efektywne wykorzystanie obydwu procesorów. Szczególną uwagę zwrócono na szybkość wykonywania programu sterowania oraz funkcjonalność jednostki.
To develop fast central processing units (CPUs) of programmable logic controllers (PLC) one can employ the architecture with two processors: a bit and a byte processor. The bit processor shall be responsible for processing the bit variables, while the byte processor shall be meant to deal with the byte (word) variables [1, 2, 3, 4, 5, 6]. In case of the double-processor architecture it is extremely important to synchronize operation of data exchange between the processors. The literature references report various synchronization methods [9, 10, 11, 12] that are described in Section 3. Sections 4 and 5 outline the combined hardware and software platform intended to enable testing and comparison between various architectures of CPUs. The presented solution employs a programmable FPGA module from the Virtex-4 family [7, 8], that are described in Section 2. The newly developed software enables compilation of application programs dedicated for the presented architecture. To develop programs for the presented solution the authors used the assembler-type programming language very similar to STL language that is normally applicable to STL controllers from Siemens [13, 14]. The software developed for PC computers make it possible to define new instructions for processors both on hardware and software levels (Fig. 1). The presented solution takes advantage of components that are typical for FPGA modules, such as BockRAM memory units (Fig. 2). The presented platforms enable further research and development efforts intended to design fast CPUs for programmable logic controllers.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 55-57
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wysoko wydajny przodek chodnikowy w drążeniu wyrobisk przewidzianych do późniejszego wykorzystania w jednostronnym otoczeniu zrobów
High-productive road head during driving of excavation intended for later use in one-sided surroundings of the goaf
Autorzy:
Rak, Z.
Stasica, J.
Borgieł, D.
Ciepliński, Z.
Powiązania:
https://bibliotekanauki.pl/articles/166892.pdf
Data publikacji:
2015
Wydawca:
Stowarzyszenie Inżynierów i Techników Górnictwa
Tematy:
drążenie przodków chodnikowych
mechanizacja drążenia chodników
wzmocnienie obudowy
kotwienie w przodku wyrobisk
przykotwienie obudowy podporowej
wykładka mechaniczna
driving of the road heads
mechanization of gate road mining
reinforcement of support
bolting in the forehead of excavation
reinforcement of arch yielding support by means of rock bolts
mechanical lining
Opis:
PG „Silesia” stosując eksploatację pokładów ścianami od pola, od kilku lat doskonali technikę drążenia i zabezpieczenia wyrobisk podścianowych w aspekcie ich utrzymywania za frontem eksploatacji. Artykuł przedstawia najnowsze doświadczenia PG „Silesia” w zakresie wdrożenia technologii drążenia wyrobisk przygotowawczych wysoko wydajnym przodkiem z wykorzystaniem kombajnu MR340X-Ex/201. W drążonym chodniku podścianowym zastosowano kotwienie skał stropowych bezpośrednio w przodku. Ponadto zastosowano wykładkę mechaniczną, przykotwienie łuków stropnicowych kotwiami strunowymi iniekcyjnymi oraz nowoczesny system transportu przodkowego i odstawy urobku. Artykuł krótko charakteryzuje zastosowane technologie oraz prezentuje rezultaty drążenia chodnika.
PG “Silesia” performs exploitation of coal seams by means of longwall panels from the field. In recent years the technique of driving and support of maingate and tailgate in terms of their maintenance behind the front of exploitation has been improved. This paper presents the latest experiences of PG “Silesia” in the field of implementation of preparatory excavations technology through a high-productive forehead by use of the mining roadheader MR340X-Ex/201. In the process of driving a roadway directly in the face, roof rock bolts were used. Moreover, the mechanical lining, bolting of arch yielding support by means of injection strings, modern system of forehead transport and haulage of output were used. The paper briefly characterizes the applied technologies and presents the results of roadway driving.
Źródło:
Przegląd Górniczy; 2015, 71, 6; 16-22
0033-216X
Pojawia się w:
Przegląd Górniczy
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wirtualna rekonstrukcja średniowiecznego zamku w Prudniku
Virtual reconstruction of the medieval castle in Prudnik
Autorzy:
Chodkowska, Anna
Chorowska, Małgorzata
Powiązania:
https://bibliotekanauki.pl/articles/293615.pdf
Data publikacji:
2019
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
zamek
wieża
mur obronny
zespół bramny
wirtualna rekonstrukcja
castle
tower
defensive wall
gate complexs
virtual reconstruction
Opis:
Powyższy artykuł ma na celu przedstawienie podstaw źródłowych oraz badawczych, na bazie których opracowano wirtualną rekonstrukcję zamku w Prudniku z przełomu czasów średniowiecza i wczesnej nowożytności. Powstały model jest wzorcem do stworzenia makiety. Ma ona dać wyobrażenie o całości zabudowań zamkowych, z których do dziś przetrwała tylko wieża. W rozważaniach prowadzących do odtworzenia przestrzennej formy architektonicznej autorki korzystają przede wszystkim z najstarszego znanego źródła ikonograficznego – rysunku Friedricha Bernharda Wernera ukazującego zamek od strony północnego wschodu. Istotne w odtworzeniu wizerunku obiektu były także wyniki badań wykopaliskowych przeprowadzonych na terenie nieistniejących zabudowań. Zachowana wieża zamkowa pozwoliła przybliżyć pionowy wymiar założenia. W artykule omówiono także historię i lokalizację obiektu.
The purpose of the article was to show the source and research basics, upon which the virtual reconstruction of Prudnik’s castle, from the turn of Middle Ages and early modern age, was based. The design can be used as a base for a model, which presents the full scope of the castle’s buildings, from which only the tower still exists. To restore the architectural, spatial form, the authors used primarily the oldest, known iconographic source – Friedrich Bernhard Wernher’s drawing, showing the castle from the northeastern side. Restoration of the image was also possible due to excavation research, which took place on the site of the no longer existing buildings. In addition, the preserved tower helped to estimate the vertical dimension of the object. The history and location of the castle in Prudnik was also covered in the article.
Źródło:
Architectus; 2019, 1 (57); 39-52
1429-7507
2084-5227
Pojawia się w:
Architectus
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wieża bramna Zamku Górnego w Opolu
The gate tower at the Górny Castle in Opole
Autorzy:
Legendziewicz, Andrzej
Powiązania:
https://bibliotekanauki.pl/articles/218295.pdf
Data publikacji:
2019
Wydawca:
Stowarzyszenie Konserwatorów Zabytków
Tematy:
Śląsk
architektura
zamek
wieża bramna
średniowiecze
gotyk
Silesia
Architecture
Castle
gate tower
Middle Ages
Gothic style
Opis:
Artykuł prezetuje wyniki badań architektonicznych wieży bramnej zamku Górnego w Opolu. We wstępie omówiono najstarsze wzmianki, dotychczasową literaturę oraz przedstawiono opis obiektu. Bazując na wynikach badań realizację wieży bramnej można wiązać z działalnością księcia Władysława Opolczyka i osadzić w latach 1382–87. Średniowieczną wieżę bramną wzniesiono na planie prostokąta. Dość regularną kompozycję gotyckiej elewacji tworzyły wnęki oraz otwory zakomponowane na dwóch poziomach. Najniższy złożony był z otworu bramnego flankowanego przez dwie ostrołuczne blendy i parę lizen, oraz okulusa na południowym skraju. Drugi poziom, oddzielony płyciną fryzową, posiadał dwoje okien prostokątnych – na osi nad przejazdem oraz nad południową lizeną. Powyżej nich założono ganek hurdycji. We wnętrzach dwóch dolnych kondygnacji zlokalizowano pomieszczenia obsługi mostu zwodzonego, lochu, a także pieca ogrzewającego salę na piętrze. Poziom przejazdu wypełniała sień i izba straży oraz studnia – zejście na poziom obsługi mostu. Najwyższa kondygnacja miała funkcję obronną. Wieżę przebudowano w XVII wieku, a także w latach 1858–59, kiedy to zwieńczenie ukształtowano w formie stylizowanego niskiego krenelaża. Klatkę schodową wprowadzono w 1898 roku, a elewację północną zasłonięto w 1938 roku.
The article presents the results of architectural research of the gate tower of the Górny Castle in Opole. In the introduction, the oldest mentions, current literature and description of the object are discussed. Based on the results of research, the implementation of the gate tower can be associated with the activities of Prince Vladislaus II of Opole and embedded in 1382–87. The medieval gate tower was erected with a rectangular plan with the front facing east. Quite a regular composition of the Gothic façade was formed by recesses, widows and door composed on two levels. The lowest one was composed of: a gate opening flanked by two pointed blends and a pair of pilaster strips, and an oculus on the southern edge. The second level, separated by a frieze panel, had two rectangular windows – on the axis above the passage and above the southern panel. Above them, the wooden hoards was established. The interiors of the lower two floors have service rooms for drawbridges, a dungeon and a furnace heating the room on the first floor. The level of the passage was filled with an entrance hall and a fire chamber and a well – descent to the level of bridge service. The top floor had a defensive function. The tower was rebuilt in the 17ᵗʰ century, and also in the years 1858–59, when the crown was shaped in the form of a stylized low battlement. The façade arrangement was also changed by introducing semi-circular and pointed windows openings. A cage frame was introduced in 1898 and the north facade was covered in 1938.
Źródło:
Wiadomości Konserwatorskie; 2019, 60; 26-39
0860-2395
2544-8870
Pojawia się w:
Wiadomości Konserwatorskie
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wektorowy falownik napięciowy z pomiarem rzeczywistego napięcia wyjściowego
Voltage Inverter with True Output Voltage Measurement System
Autorzy:
Nowak, R.
Chudzik, P.
Sobieraj, T.
Powiązania:
https://bibliotekanauki.pl/articles/1368427.pdf
Data publikacji:
2013
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
mikrokontroler z rdzeniem ARM
układ programowalny FPGA
falownik tranzystorowy
modulacja wektorowa
silnik synchroniczny z magnesami trwałymi
ARM microcontroller
field programmable gate array (FPGA)
transistor inverter
vector modulation
PMSM motor
Opis:
The paper presents a power converter designed in the Institute of Automatic Control Lodz University of Technology intended for laboratory tests PMSM motors. The main feature of the presented device is the ability to flexibly configure the control unit that contains both the ARM microcontroller core and the reconfigurable FPGA system. Thanks to this solution one has possibility of testing the drive control algorithms intended for use in both the sequential circuits (MCUs), as well as programmable circuits (FPGA). Advantage is the possibility of synergistic implementation of the algorithm, the division between the two currently most widely used computing architectures. Describes the specially designed true output voltage measurement system. This proprietary solution allows not only to reduce the demands on the performance of analog components used in the construction of the measuring circuit, but also significantly relieve the unit of account by the control system. The paper contains a discussion of the assumptions and algorithms design performance. It also provides selected waveforms in typical operating conditions of the system.
W artykule przedstawiono wektorowy falownik napięciowy zaprojektowany w Instytucie Automatyki Politechniki Łódzkiej przeznaczony do badań laboratoryjnych silników synchronicznych z magnesami trwałymi. Główną cechą prezentowanego urządzenia jest możliwość elastycznej konfiguracji jednostki sterującej wyposażonej zarówno w mikrokontroler z rdzeniem ARM, jak również układ rekonfigurowalny FPGA. Dzięki takiemu rozwiązaniu uzyskano możliwość testowania algorytmów sterowania implementowanych zarówno w układach sekwencyjnych (mikrokontrolery), jak również w układach programowalnych (FPGA). Zaletą urządzenia jest możliwość synergicznego podziału realizacji algorytmu pomiędzy te dwie obecnie najpowszechniej wykorzystywane architektury obliczeniowe. Opisano specjalnie zaprojektowany układ pomiarowy napięcia wyjściowego falownika. To autorskie rozwiązanie pozwala nie tylko zmniejszyć wymagania co do parametrów podzespołów analogowych użytych do budowy toru pomiarowego, ale również w znaczący sposób odciążyć jednostkę obliczeniową układu sterującego. W artykule omówiono przyjęte założenia projektowe oraz algorytmy działania urządzenia. Zamieszczono również wybrane przebiegi w charakterystycznych stanach pracy układu.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2013, 2, 99; 179-183
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Victoria ducis pre ceteris enituit. A comparative perspective on the scene wherein Godfrey of Lorraine hews in half his opponent on the Bridge Gate of Antioch
Victoria ducis pre ceteris enituit. Scena przepołowienia wroga przez Gotfryda Lotaryńskiego przy bramie mostowej w Antiochii w perspektywie porównawczej
Autorzy:
Dźwigała, Bartłomiej
Powiązania:
https://bibliotekanauki.pl/articles/28407969.pdf
Data publikacji:
2023
Wydawca:
Uniwersytet Kardynała Stefana Wyszyńskiego w Warszawie
Tematy:
Godfrey de Bouillon
Gesta Francorum
pierwsza krucjata
oblężenie Antiochii
bitwa pod Bramą Mostową
First Crusade
siege of Antioch
Bridge Gate battle
Opis:
This article explores the meanings attached to individual narrative elements of the tales that portray the laudable deed of Godfrey in the Bridge Gate battle (March 6, 1098). The comparative method offers deeper insight into the elaborate stories that chroniclers have told about Godfrey, who hewed in half his formidable opponent with a single blow on the bridge near beleaguered Antioch. Judging by the diversity of narratives concerning Godfrey’s deed in the Bridge Gate battle, the chroniclers sought to place this confrontation in a special dimension and to portray it as a breakthrough moment. This exaltation was also pivotal to characterizing Godfrey, who became the first ruler of the Crusaders’ kingdom after the conquest of Jerusalem.
Celem artykułu jest odkrycie znaczeń i sensów wiązanych z poszczególnymi elementami narracyjnymi opowiadań o chwalebnym czynie Gotfryda w bitwie pod Bramą Mostową (6 marca 1098 r.). Poprzez wykorzystanie metody komparatystycznej staram się głębiej zrozumieć rozbudowane opowieści kronikarskie na temat Gotfryda, który jednym ciosem przepołowił ogromnego przeciwnika na moście pod obleganą Antiochią. Bogactwo opisów czynu Gotfryda w bitwie pod Brama Mostową wskazuje, że kronikarze dążyli do nadania temu starciu szczególnego wymiaru i pokazania go jako momentu przełomowego. Był to również kluczowy element charakterystyki Gotfryda, który po zdobyciu Jerozolimy został pierwszym władcą krucjatowego królestwa.
Źródło:
Saeculum Christianum. Pismo Historyczne; 2023, 1, 30; 55-73
1232-1575
Pojawia się w:
Saeculum Christianum. Pismo Historyczne
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Utilization of an energy-resolving detection system for mammography applications : a preliminary study
Autorzy:
Taha, Eslam M.
Elmoujarkach, Ezzat A.
Balamesh, Ahmed
Alzaidi, Samir A.
Alhawsawi, Abdulsalam M.
Powiązania:
https://bibliotekanauki.pl/articles/2171786.pdf
Data publikacji:
2022
Wydawca:
Instytut Chemii i Techniki Jądrowej
Tematy:
energy-resolving detection systems
gamma-ray imaging
GATE simulation toolkit
mammography
Opis:
Breast cancer remains one of the major causes of mortality among female cancer patients. This fact caused a spark in the medical field, which in turn helped to improve the diagnostic and treatment of breast cancer patients over the years making this field always active with new ideas and innovative methods. In our study, a new method was explored using an energy-resolving detection system made from a NaI (Tl) scintillation detector to detect the gamma photons from an Am-241 radiation source to try and construct an image by scanning the American College of Radiology (ACR) mammography phantom. In addition to the experimental work, a Geant4 Application for Tomographic Emission (GATE) toolkit was used to investigate more complex options to improve the image quality of mammographic systems, which is limited by the experimental setup. From the experimental setup, the researchers were able to construct an image using the 26.3 keV and the 59.5 keV energy photons, to show the largest size tumour (12 mm) in the ACR phantom. With an improved setup in the simulation environment, the majority of the ACR phantom tumours was visible using both energy windows from the 26.3 keV and the 59.5 keV, where the 26.3 keV yielded better quality images showing four tumours compared to three when using 59.5 keV. The simulation results were promising; however, several improvements need to be incorporated into the experimental work so that the system can generate high-resolution mammographic images similar to the ones obtained by the GATE simulation setup.
Źródło:
Nukleonika; 2022, 67, 2; 35--40
0029-5922
1508-5791
Pojawia się w:
Nukleonika
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Use of Microcomputer Technology in electronic toll systems
Autorzy:
NOVÁK, Daniel
PAVLOVKIN, Ján
NOVÁK, Viktor
Powiązania:
https://bibliotekanauki.pl/articles/456116.pdf
Data publikacji:
2013
Wydawca:
Uniwersytet Rzeszowski
Tematy:
on board unit (OBU)
toll gate
satellite positioning of vehicles
superstructural telematic applications
Opis:
The study deals with the use of information technology for road pricing. It characterizes the basic technological solutions of electronic fee collection systems, it specifies their technical attributes and it gives examples of their use in practice. A special part of the study is devoted to add-on telematic applications. Finally the two main fee collection systems are compared and their strengths, weaknesses and also the economic aspects are pointed out.
Źródło:
Edukacja-Technika-Informatyka; 2013, 4, 2; 437-444
2080-9069
Pojawia się w:
Edukacja-Technika-Informatyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Use of fuzzy fault tree analysis and noisy-OR gate bayesian network for navigational risk assessment in Qingzhou Port
Autorzy:
Zhao, C.
Wu, B.
Yip, T. L.
Lv, J.
Powiązania:
https://bibliotekanauki.pl/articles/2063967.pdf
Data publikacji:
2021
Wydawca:
Uniwersytet Morski w Gdyni. Wydział Nawigacyjny
Tematy:
risk assessment
Bayesian Network Model
navigational risk
navigational risk assessment
Port of Qingzhou
fuzzy fault tree
noisy-OR gate
navigational accidents
Opis:
Collisions and groundings account for more than 80% among all types of maritime accidents, and risk assessment is an essential step in the formal safety assessment. This paper proposes a method based on fuzzy fault tree analysis and Noisy-OR gate Bayesian network for navigational risk assessment. First, a fault tree model was established with historical data, and the probability of basic events is calculated using fuzzy sets. Then, the Noisy-OR gate is utilized to determine the conditional probability of related nodes and obtain the probability distribution of the consequences in the Bayesian network. Finally, this proposed method is applied to Qinzhou Port. From sensitivity analysis, several predominant influencing factors are identified, including navigational area, ship type and time of the day. The results indicate that the consequence is sensitive to the position where the accidents occurred. Consequently, this paper provides a practical and reasonable method for risk assessment for navigational accidents.
Źródło:
TransNav : International Journal on Marine Navigation and Safety of Sea Transportation; 2021, 15, 3; 765--771
2083-6473
2083-6481
Pojawia się w:
TransNav : International Journal on Marine Navigation and Safety of Sea Transportation
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ultrathin oxynitride films for CMOS technology
Autorzy:
Beck, R.B.
Jakubowski, A.
Powiązania:
https://bibliotekanauki.pl/articles/308025.pdf
Data publikacji:
2004
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
MOS technology
gate stack
ultrathin oxynitride layers
high temperature processing
plasma processing
Opis:
In this work, a review of possible methods of oxynitride film formation will be given. These are different combinations of methods applying high-temperature oxidation and nitridation, as well as ion implantation and deposition techniques. The layers obtained using these methods differ, among other aspects in: nitrogen content, its profile across the ultrathin layer,... etc., which have considerable impact on device properties, such as leakage current, channel mobility, device stability and its reliability. Unlike high-temperature processes, which (understood as a single process step) usually do not allow the control of the nitrogen content at the silicon-oxynitride layer interface, different types of deposition techniques allow certain freedom in this respect. However, deposition techniques have been believed for many years not to be suitable for such a responsible task as the formation of gate dielectrics in MOS devices. Nowadays, this belief seems unjustified. On the contrary, these methods often allow the formation of the layers not only with a uniquely high content of nitrogen but also a very unusual nitrogen profile, both at exceptionally low temperatures. This advantage is invaluable in the times of tight restrictions imposed on the thermal budget (especially for high performance devices). Certain specific features of these methods also allow unique solutions in certain technologies (leading to simplifications of the manufacturing process and/or higher performance and reliability), such as dual gate technology for system-on-chip (SOC) manufacturing.
Źródło:
Journal of Telecommunications and Information Technology; 2004, 1; 62-69
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 162

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies