Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "floating point" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Wyrównaj
    Wyświetlanie 1-13 z 13
    Tytuł:
    Fuzzy Processing Implementation in Dedicated Digital Hardware
    Autorzy:
    Szecówka, P. M.
    Musiał, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/226691.pdf
    Data publikacji:
    2010
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    fuzzy
    hardware
    floating point
    VHDL
    FPGA
    Opis:
    The paper presents a concept of digital circuit dedicated for fuzzy processing with numerical inputs and outputs. Partially concurrent and pipelined data flow provides high performance, with relatively low dependence on particular algorithm complexity. Sample design with triangular fuzzy sets, rule strength calculation (minimum approach) and defuzzyfication by weighted sum of fuzzy sets centers was implemented in VHDL, verified and synthesized for FPGA. Floating point arithmetic was applied, including dvision performed by dedicated synchronous machine. All modules were prepared for easy reuse/redesign.
    Źródło:
    International Journal of Electronics and Telecommunications; 2010, 56, 4; 405-410
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Laboratoryjny przetwornik a/c typu "floating-point" na bazie karty DAQ
    Floating-point laboratory A/D converter based on DAQ card
    Autorzy:
    Lentka, G.
    Boński, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/209138.pdf
    Data publikacji:
    2008
    Wydawca:
    Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
    Tematy:
    przetworniki A/C
    przetworniki floating-point
    kwantowanie nierównomierne
    karty akwizycji danych
    A/D converters
    floating point
    non-equal quantization
    data acquisition cards
    Opis:
    W artykule przedstawiono zrealizowany przetwornik a/c typu "floating-point" na bazie karty akwizycji danych typu PCI-6221 uzupełnionej o wzmacniacz wejściowy o programowanym wzmocnieniu. Opisywany przetwornik jest podstawą ćwiczenia w laboratorium studenckim. W skład ćwiczenia wchodzi dodatkowo program symulacyjny pozwalający zapoznać się z ideą pracy przetworników typu "floating-point", a następnie przejść do realizacji przetwornika w systemie na bazie karty akwizycji danych.
    The paper presents the performed floating-point A/D converter based on PCI-6221 DAQ card with the added input programmable gain amplifier. The converter is a main object in a student lab. The laboratory exercise additionally contains a simulation program, which allows us to familiarize with an idea of floating-point converters and then follow up with the converter based on DAQ card.
    Źródło:
    Biuletyn Wojskowej Akademii Technicznej; 2008, 57, 2; 256-267
    1234-5865
    Pojawia się w:
    Biuletyn Wojskowej Akademii Technicznej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    An interval difference method for solving the wave equation
    Autorzy:
    Szyszka, B.
    Powiązania:
    https://bibliotekanauki.pl/articles/378277.pdf
    Data publikacji:
    2012
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    wave equation
    difference interval method
    interval method
    floating point interval arithmetic
    Opis:
    In the paper a difference interval method for solving the wave equation together the initial-boundary value problems is presented. Using an interval method together floating-point interval arithmetic guarantee, that obtained interval solutions contain all numerical errors. Additionally, each exact solution is included into interval solution. In numerical experiments it is guarantee contain all numerical errors in obtained interval solutions. Taken into consideration is the central discretization method with regard to space and time. An initial condition is approximated by the third-order Taylor polynomial with local truncation error of order 0(h4). In the paper new formula, which described discretization of the initial condition, is proposed. Therefore more exact solutions are obtained then in the previous considerations.
    Źródło:
    Poznan University of Technology Academic Journals. Electrical Engineering; 2012, 69; 161-168
    1897-0737
    Pojawia się w:
    Poznan University of Technology Academic Journals. Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A Résumé on Interval Runge-Kutta Methods
    Autorzy:
    Marciniak, Andrzej
    Powiązania:
    https://bibliotekanauki.pl/articles/748753.pdf
    Data publikacji:
    2012
    Wydawca:
    Polskie Towarzystwo Matematyczne
    Tematy:
    interval methods for ODEs, Runge-Kutta methods, floating-point interval arithmetic
    Opis:
    W artykule przedstawiono jawne i niejawne metody przedziałowe typu Rungego-Kutty. Metody takie zawierają w sobie błędy metod, co oznacza, że ten rodzaj błędów jest uwzględniony w otrzymywanych rozwiązaniach przedziałowych. Stosując te metody do rozwiązywania zagadnienia początkowego w zmiennopozycyjnej arytmetyce przedziałowej otrzymujemy zatem rozwiłzania w postaci przedziałów, które zawierają wszystkie możliwe błędy numeryczne. W artykule przedstawiono także przykłady numeryczne.
    The paper presents explicit and implicit interval methods of Runge-Kutta type. Such methods introduce the errors of methods. It means that this kind of errors are included in the interval solutions obtained. Applying these methods for solving the initial value problem in floating-point interval arithmetic we can obtain solutions in the form of intervals which contain all possible numerical errors. Numerical examples are presented.
    Źródło:
    Mathematica Applicanda; 2012, 40, 1
    1730-2668
    2299-4009
    Pojawia się w:
    Mathematica Applicanda
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A MUX based signed-floating-point MAC architecture using UCM algorithm
    Autorzy:
    Sarma, R.
    Bhargava, C.
    Jain, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/201240.pdf
    Data publikacji:
    2020
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    floating-point MAC
    UCM
    cadence
    TSMC 130 nm
    GPDK 90 nm
    Opis:
    Digital system algorithms such as FFT algorithms, convolution, image processing algorithm, etc. deploy Multiply and Accumulate (MAC) unit as an evaluative component. The efficiency of a MAC typically relies on the speed of operation, power dissipation, and chip area along with the complexity level of the circuit. In this research paper, a power-delay-efficient signed-floating-point MAC (SFMAC) is proposed using Universal Compressor based Multiplier (UCM). Instead of having a complex design architecture, a simple multiplexer-based circuit is used to achieve a signed-floating output. The 8x8 SFMAC can take 8-bit mantissa and 3-bit exponent and therefore, the input to the SFMAC can be in the range of – (7.96875)10 to +(7.96875)10. The design and implementation of the proposed architecture is executed on the Cadence Spectre tool in GPDK 90 nm and TSMC 130 nm CMOS, which proves as power and delay efficient.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2020, 68, 4; 835-844
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zmiennoprzecinkowa jednostka arytmetyczna dla sprzętowej maszyny wirtualnej
    A floating point unit for the hardware virtual machine
    Autorzy:
    Hajduk, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/156437.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy FPGA
    arytmetyka zmiennoprzecinkowa
    field programmable gate array (FPGA)
    floating point arithmetic
    Opis:
    W artykule omówiono, opracowaną dla struktur FPGA, implementację układów realizujących podstawowe operacje arytmetyki zmiennoprzecinkowej. Implementacja charakteryzuje się pewnym kompromisem pomiędzy zapotrzebowaniem na zasoby logiczne układu programowalnego a szybkością realizacji operacji arytmetycznych określoną przez liczbę taktów zegara niezbędną do wykonania operacji. Wspomniane układy zostały wykorzystane jako zasadnicze komponenty zmiennoprzecinkowej jednostki arytmetycznej przeznaczonej dla sprzętowej maszyny wirtualnej. Maszyna ta, implementowana w układach FPGA, jest specjalizowanym mikrokontrolerem wykonującym pośredni kod wykonywalny generowany przez kompilator środowiska inżynierskiego CPDev, przeznaczonego do projektowania oprogramowania sterowników przemysłowych. Wykonane testy wydajności maszyny sprzętowej wyposażonej w zmiennoprzecinkową jednostkę arytmetyczną wskazują, że jest ona średnio kilkadziesiąt razy szybsza od dotychczas istniejących realizacji programowych, wykorzystujących popularne mikrokontrolery AVR i ARM.
    Under the CPDev (Control Program Developer) engineering environment, programs written in one of the languages defined in the IEC 61131-3 standard are compiled into the universal intermediate code executed on the side of programmable controllers by the virtual machines [9]. There are software implemented virtual machines, dedicated for the platform with popular AVR and ARM microcontrollers, and also there is a recently developed hardware virtual machine implemented using FPGA devices [2]. The hardware virtual machine, which in fact is a specialized microcontroller described in the Verilog Hardware Description Language [3], is several dozen times faster then its software counterparts [2]. But the main drawback of the existing hardware virtual machine is a lack of the ability of executing the floating point computations. The paper presents an architecture of the floating point arithmetic unit accomplishing basic floating point operation, designed for the hardware virtual machine. There are quite a lot of publications concerning FPGA implementation of the floating point arithmetic, for instance [6, 7, 8, 10, 11]. In this paper the realization of basic float-ing point operation, balanced between logic resources requirements and speed of computing (defined by the number of clock cycles necessary to end up a floating point operation), is presented. Figs. 1 and 2 show a simplified micro-architecture of the single precision (according to IEEE 754-1985 standard [5]) floating point multiplier and adder. A floating point divider has roughly the same structure as the multiplier - it differs in states functions performed by some blocks. A few different realizations of the multiplier and adder unit were designed - the details are presented in Tabs. 1 and 3. The general trend is as follows: a shorter clock cycle necessary to execute the operation needs more logic resources of FPGA. A floating point unit for the hardware virtual machine was designed based on the floating point multiplier, divider and adder blocks. Apart from the mentioned above basic floating point operation, the floating point unit also performs operations like: comparison and relation (equals, not equals, more than, more than or equal etc.), absolute value, negation, integer value to floating point value conversion, floating point to integer conversion (rounding, truncating) and some functions fetched from IEC 61131-3 standard like MIN, MAX, LIMIT. To compare performance of the hardware virtual machine equipped with the floating point unit and its software counterparts, the Whetstone based benchmark [1] was written in ST language. The test results are given in Tab. 4. The hardware virtual machine (implemented using Xilinx Spartan 3-AN FPGA XC3S1400AN-4FGG676) is several times faster than the software one implemented on AVR and ARM microcontrollers, and even a little bit faster than the PC based virtual machine (under .NET environment).
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 82-85
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Forward and backward static analysis for critical numerical accuracy in floating point programs
    Autorzy:
    Thushara, M. G.
    Somasundaram, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/1839283.pdf
    Data publikacji:
    2020
    Wydawca:
    Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
    Tematy:
    abstract interpretation
    backward static analysis
    floating-point numbers
    round-off errors
    abstract domain
    Opis:
    In this article, we introduce a new static analysis for numerical accuracy. We address the problem of determining the minimal accuracy on the inputs and on the intermediary results of a program containing foating-point computations in order to ensure a desired accuracy on the outputs. The main approach is to combine a forward and a backward static analysis, done by abstract interpretation. The backward analysis computes the minimal accuracy needed for the inputs and intermediary results of the program in order to ensure a desired accuracy on the results, specied by the user. In practice, the information collected by our analysis may help to optimize the formats used to represent the values stored in the variables of the program or to select the appropriate sensors. To illustrate our analysis, we have shown a prototype example with experimental results.
    Źródło:
    Computer Science; 2020, 21 (2); 163-176
    1508-2806
    2300-7036
    Pojawia się w:
    Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Novel architecture for floating point accumulator with cancelation error detection
    Autorzy:
    Jamro, E.
    Dąbrowska-Boruch, A.
    Russek, P.
    Wielgosz, M.
    Wiatr, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/201228.pdf
    Data publikacji:
    2018
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    floating point arithmetic
    computing error
    approximate computing
    arytmetyka zmiennoprzecinkowa
    błąd obliczeniowy
    obliczenia przybliżone
    Opis:
    A floating point accumulator cannot be obtained straightforwardly due to its pipeline architecture and feedback loop. Therefore, an essential part of the proposed floating point accumulator is a critical accumulation loop which is limited to an integer adder and 16-bit shifter only. The proposed accumulator detects a catastrophic cancellation which occurs e.g. when two similar numbers are subtracted. Additionally, modules with reduced hardware resources for rough error evaluation are proposed. The proposed architecture does not comply with the IEEE-754 floating point standard but it guarantees that a correct result, with an arbitrarily defined number of significant bits, is obtained. The proposed calculation philosophy focuses on the desired result error rather than on calculation precision as such.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2018, 66, 5; 579-587
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Hardware implementation of hyperbolic tangent and sigmoid activation functions
    Autorzy:
    Hajduk, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/200063.pdf
    Data publikacji:
    2018
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    FPGA
    hyperbolic tangent
    sigmoid
    floating point arithmetic
    tangens hiperboliczny
    arytmetyka zmiennoprzecinkowa
    funkcja sigmoidalna
    Opis:
    This paper presents the high accuracy hardware implementation of the hyperbolic tangent and sigmoid activation functions for artificial neural networks. A kind of a direct implementation of the functions in a few different versions is proposed and investigated both by software and hardware modeling. A single precision floating point arithmetic is applied. Apart from conventional design style with hardware description language coding, high level synthesis design techniques with the Matlab HDL coder and Xilinx Vivado HLS have also been investigated.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2018, 66, 5; 563-577
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Application of modular computing technology to number normalization in floating point arithmetic
    Autorzy:
    Selianinau, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/951852.pdf
    Data publikacji:
    2015
    Wydawca:
    Uniwersytet Humanistyczno-Przyrodniczy im. Jana Długosza w Częstochowie. Wydawnictwo Uczelniane
    Tematy:
    arytmetyka zmiennoprzecinkowa
    numerowanie normalizacji
    modułowa technologia obliczeniowa
    floating point arithmetic
    number normalization
    modular computing technology
    Opis:
    In the present paper, we deal with the methodology of mantissa normalization on the basis of parallel algorithmic structures of modular arithmetic. The use of interval-modular form and basic integral characteristics of modular code is fundamental for construction of floating-point modular computing arithmetic. The proposed method of mantissa normalization in the minimal redundant modular number system is based on the parallel algorithm of multiplication by constant with overflow check.
    Źródło:
    Scientific Issues of Jan Długosz University in Częstochowa. Mathematics; 2015, 20; 57-67
    2450-9302
    Pojawia się w:
    Scientific Issues of Jan Długosz University in Częstochowa. Mathematics
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    FPGA implementations of low precision floating point multiply-accumulate
    Autorzy:
    Amaricai, A.
    Boncalo, O.
    Sicoe, O
    Powiązania:
    https://bibliotekanauki.pl/articles/397897.pdf
    Data publikacji:
    2013
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    digital arithmetic
    floating point arithmetic
    FPGA
    field programmable gate array (FPGA)
    multiply-accumulate
    dot product
    arytmetyka cyfrowa
    arytmetyka zmiennoprzecinkowa
    field-programmable gate array
    MAC
    iloczyn skalarny
    Opis:
    Floating point (FP) multiply-accumulate (MAC) represents one of the most important operations in a wide range of applications, such as DSP, multimedia or graphic processing. This paper presents a FP MAC half precision (16-bit) FPGA implementation. The main contribution of this work is represented by the utilization of modern FPGA DSP block for performing both mantissa multiplication and mantissa accumulation. In order to use the DSP block for these operations, the alignment right shifts are performed before the multiply-add stage: a right shift on one of the multiplicand, and, a left shift for the other. This results in efficient DSP usage; thus both cost savings and higher performance (high working frequencies and low latencies) are targeted for MAC operations.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2013, 4, 4; 159-163
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Navigational Safety in SPM (Single Mooring Point) Regions
    Autorzy:
    Paulauskas, V.
    Powiązania:
    https://bibliotekanauki.pl/articles/117219.pdf
    Data publikacji:
    2009
    Wydawca:
    Uniwersytet Morski w Gdyni. Wydział Nawigacyjny
    Tematy:
    Manoeuvring
    Single Mooring Point (SPM)
    Navigational Safety
    safety at sea
    Oil Transportation
    Gas Transportation
    Floating Storage Unit (FSU)
    SPM Region
    Opis:
    For oil and gas transportation in some places used SPM (Single mooring point) system, this is located in the open sea and very often not so far away from the shore. Differences between the wind loads, waves and current forces can take a place. More complicate conditions can be in case if FSU is still in ballast and more influence has wind and waves as current and in the same time tanker in loaded position is more influenced by the current. Navigational safety ensure in SPM regions requests deep theoretical studies and very clear understanding of forces and moments, which influence on all the system (SPM, FSU, Tanker, tugs), practical implementation of proper equipment and use of correct methods of navigational safety. In this article there is made analysis of possible failures and necessary actions to ensure navigational safety in SPM regions.
    Źródło:
    TransNav : International Journal on Marine Navigation and Safety of Sea Transportation; 2009, 3, 1; 101-104
    2083-6473
    2083-6481
    Pojawia się w:
    TransNav : International Journal on Marine Navigation and Safety of Sea Transportation
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A comparison between conventional buoy mooring CBM, single point mooring SPM and single anchor loading SAL systems considering the Hydro-meteorological condition limits for safe ship’s operation offshore
    Autorzy:
    Rutkowski, G.
    Powiązania:
    https://bibliotekanauki.pl/articles/117407.pdf
    Data publikacji:
    2019
    Wydawca:
    Uniwersytet Morski w Gdyni. Wydział Nawigacyjny
    Tematy:
    offshore operations
    Conventional Buoy Mooring (CBM)
    Single Point Mooring (SPM)
    Single Anchor Loading (SAL)
    hydrometeorological condition limits
    Multiple Buoy Mooring (MBM)
    very large crude carrier (VLCC)
    Floating Production Storage and Offloading (FPSO)
    Opis:
    The purpose and scope of this paper is to describe the characteristics and make comparisons between: Conventional Buoy Mooring (CBM), also referred to as Multi-Buoy Moorings (MBM), Single Point Mooring (SPM) and conventional Single Anchor Loading (SAL) systems considering the hydro meteorological condition limits enabling safe ship’s cargo and manoeuvring operation offshore. These systems (CBM, SPM and SAL) are typically used for short term mooring applications offshore associated with the offloading and loading of bulk liquid fuel tankers transporting refined and unrefined products of crude oil. The permanently moored vessels FSO/FPSO are excluded from this scope.
    Źródło:
    TransNav : International Journal on Marine Navigation and Safety of Sea Transportation; 2019, 13, 1; 187-195
    2083-6473
    2083-6481
    Pojawia się w:
    TransNav : International Journal on Marine Navigation and Safety of Sea Transportation
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-13 z 13

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies