Temat: etching process - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Halloysite-based system for controlled delivery of clindamycin phosphate
Autorzy:: Karewicz, Anna
Machowska, Adrianna
Klara, Joanna
Powiązania:: https://bibliotekanauki.pl/articles/1844962.pdf
Data publikacji:: 2020
Wydawca:: Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Polskie Towarzystwo Biominerałów
Tematy:: halloysite
nanotubes
etching process
haloizyt
nanorurki
proces trawienia
Źródło:: Engineering of Biomaterials; 2020, 23, 158 spec. iss.; 14
1429-7248
Pojawia się w:: Engineering of Biomaterials
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: The Effect of High Temperature Annealing on Fluorine Distribution Profile and Electro-Physical Properties of Thin Gate Oxide Fluorinated by Silicon Dioxide RIE in CF4 Plasma
Autorzy:: Kalisz, M.
Głuszko, G.
Beck, R. B.
Powiązania:: https://bibliotekanauki.pl/articles/308059.pdf
Data publikacji:: 2010
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: capacitance-voltage characteristics
current-voltage characteristics
fluorine plasma
high temperature annealing process
radio frequency reactive ion etching
Opis:: This study describes the effects of high temperature annealing performed on structures fluorinated during initial silicon dioxide reactive ion etching (RIE) process in CF4 plasma prior to the plasma enhanced chemical vapour deposition (PECVD) of the final oxide. The obtained results show that fluorine incorporated at the PECVD oxide/Si interface during RIE is very stable even at high temperatures. Application of fluorination and high temperature annealing during oxide layer fabrication significantly improved the properties of the interface (Ditmb decreased), as well as those of the bulk of the oxide layer (Qeff decreased). The integrity of the oxide (higher Vbd ) and its uniformity (Vbd distribution) are also improved.
Źródło:: Journal of Telecommunications and Information Technology; 2010, 1; 25-28
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 3.

Tytuł:: Zastosowanie procesu Boscha do plazmowego trawienia krzemu
Bosch process for silicon plasma etching
Autorzy:: Góra, K.
Kozłowski, A.
Powiązania:: https://bibliotekanauki.pl/articles/192230.pdf
Data publikacji:: 2011
Wydawca:: Sieć Badawcza Łukasiewicz - Instytut Technologii Materiałów Elektronicznych
Tematy:: proces Boscha
ICP
trawienie plazmowe krzemu
współczynnik kształtu
Bosch process
plasma etching
high aspect ratio
silicon etched profile
Opis:: W pracy opisano wielostopniowy proces plazmowy powszechnie znany jako proces Boscha. Składa się on z wielokrotnie powtarzanych sekwencji kroków trawienia i pasywacji. Dzięki temu można otrzymać w krzemie bardzo głębokie struktury o wysokim współczynniku kształtu. Proces zaimplementowano na urządzeniu Alcatel 601E. Końcowym efektem opracowanej procedury jest wytrawiony profil o wysokim współczynniku kształtu, pionowych ścianach i gładkiej powierzchni.
This paper reports on two step time multiplexed plasma etch process, widely known as a Bosch process. The Bosch process was implemented on Alcatel 601E plasma reactor. On the basis of this patented process we created the procedure to achieve high aspect ratio submicron trenches in silicon. A deep silicon etching Bosch process in ICP reactive ion plasma reactor was based on SF6/C4F8 chemistry. Process consists of two alternating etching and deposition cycles. In thirst step, SF6 a very effective source of F* radicals is responsible for etching. In second step C4F8 gas creates polymers layer that protect side wall from lateral etching. This technique consisting of series alternating etch and deposition cycles(each lasts only a few seconds) produces high aspect ratio features. The etch rate and thickness of deposition layer are controlled by gas flow and cycle time, respectively. Created recipe can be used to etch silicon high aspect ratio features with smooth vertical walls.
Źródło:: Materiały Elektroniczne; 2011, T. 39, nr 2, 2; 31-34
0209-0058
Pojawia się w:: Materiały Elektroniczne
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 4.

Tytuł:: Gate dielectrics: process integration issues and electrical properties
Autorzy:: Schwalke, U.
Powiązania:: https://bibliotekanauki.pl/articles/308978.pdf
Data publikacji:: 2005
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: high-k dielectrics
CMOS
Pr2O3
process integration
resist removal
wet chemical cleaning
wet chemical etching
RIE
Opis:: In this work we report on the process integration of crystalline praseodymium oxide (Pr2O3) high-k gate dielectric. Key process steps that are compatible with the high-k material have been developed and were applied for realisation of MOS structures. For the first time Pr2O3 has been integrated successfully in a conventional MOS process with n+ poly-silicon gate electrode. The electrical properties of Pr2O3 MOS capacitors are presented and discussed.
Źródło:: Journal of Telecommunications and Information Technology; 2005, 1; 7-10
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "etching process" wg kryterium: Temat

Źródło danych

Dostawca treści

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język