Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "differential amplifier" wg kryterium: Temat


Wyświetlanie 1-3 z 3
Tytuł:
Badania dokładności różnicowego wzmacniacza z cyklicznie przełączanymi rezystorami sprzężenia zwrotnego w tomografii elektrycznej
Investigations of the accuracy of a differential amplifier with cyclically switched parallel feed-back resistors used in electrical tomog-raphy
Autorzy:
Dorozhovets, M.
Prygrodsky, A.
Brydak, K.
Powiązania:
https://bibliotekanauki.pl/articles/152038.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
tomografia impedancyjna
współczynnik wzmocnienia
wzmacniacz różnicowy
sprzężenie zwrotne
electrical tomography
gain
differential amplifier
feedback
Opis:
W artykule przedstawiono metodę zwiększania dokładności współczynnika wzmocnienia wzmacniacza różnicowego stosowanego w tomografii impedancyjnej, w której występuje duża dynamika zmian sygnałów pomiarowych oraz obserwuje się stosunkowo niski poziom wrażliwości wyników pomiaru na zmiany przewodności. Zaproponowano dwa układy pomiarowe wzmacniacza różnicowego realizujące metodę dynamicznego wzmocnienia poprzez zastosowanie w sprzężeniu zwrotnym układu szeregowego cyklicznie przełączanych rezystorów (rys. 2) oraz układu z gałęziami równolegle połączonych rezystorów sprzężenia zwrotnego (rys. 3). Przedstawiono analizę charakterystyki błędu współczynnika wzmocnienia dla proponowanych układów pracy wzmacniacza metodą symulacyjną Monte Carlo. W pracy wykazano, że przy wykorzystaniu rezystorów o stosunkowo niskiej dokładności można uzyskać niski poziom względnego błędu współczynnika wzmocnienia.
This paper presents a method for increasing the gain accuracy of a differential amplifier used in electrical tomography in which there occurs large dynamics of measurement signal changes and there is observed a relatively low sensitivity level of measurement results to electrical conductivity (Fig.1). The differential amplifier with switched parallel resistors in a feedback circuit is proposed. It uses the dynamic element matching method. The resistive feedback circuit consists of two symmetrical parts with m and k - m connected in parallel resistor branches (Fig. 3). The nominal resistances of all resistors are the same. The resistors of both parts (R11 -R1k and R21 - R2k (Fig. 3)) are cyclically switched to one position and during a full cycle the feedback has k states. Hence, the mean value and standard deviation of the relative error of this amplifier average gain are proportional to the square of the resistor standard deviation (formulas (3)). The simulation results (using the Monte Carlo method) show that even use of relatively inaccurate resistors of σR = š 0,1% provides the amplifying of a differential signal with the mean error of 0,3 - 3 ppm (Fig. 4). As was mentioned above, there cannot be noted any significant impact on the switched resistance gain accuracy, especially for higher gains. Use of parallel resistor connections in feedback circuits of an amplifier decreases significantly the number of switches needed for resistor rotation. Obviously, the dynamic element matching method has another disadvantage: there is needed more time (multiplied by factor Knom) to obtain the accurate input signal gain, which limits the input signal bandwidth.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 11, 11; 1003-1005
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A 1.67 pJ/Conversion-step 8-bit SAR-Flash ADC Architecture in 90-nm CMOS Technology
Autorzy:
Khatak, Anil
Kumar, Manoj
Dhull, Sanjeev
Powiązania:
https://bibliotekanauki.pl/articles/1844527.pdf
Data publikacji:
2021
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
analog to digital converter
ADC
successive approximation register (SAR)
common mode current feedback gain boosting
CMFD-GB
residue amplifier
RA
spurious free dynamic range
SFDR
integral nonlinearity
INL
differential nonlinearity
DNL
Opis:
A novice advanced architecture of 8-bit analog to digital converter is introduced and analyzed in this paper. The structure of proposed ADC is based on the sub-ranging ADC architecture in which a 4-bit resolution flash-ADC is utilized. The proposed ADC architecture is designed by employing a comparator which is equipped with common mode current feedback and gain boosting technique (CMFD-GB) and a residue amplifier. The proposed 8 bits ADC structure can achieve the speed of 140 mega-samples per second. The proposed ADC architecture is designed at a resolution of 8 bits at 10 MHz sampling frequency. DNL and INL values of the proposed design are -0.94/1.22 and -1.19/1.19 respectively. The ADC design dissipates a power of 1.24 mW with the conversion speed of 0.98 ns. The magnitude of SFDR and SNR from the simulations at Nyquist input is 39.77 and 35.62 decibel respectively. Simulations are performed on a SPICE based tool in 90 nm CMOS technology. The comparison shows better performance for this proposed ADC design in comparison to other ADC architectures regarding speed, resolution and power consumption.
Źródło:
International Journal of Electronics and Telecommunications; 2021, 67, 3; 347-354
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Power-saving voltage-to-current conversion with the use of CMOS differential amplifier
Autorzy:
Wojtyna, R.
Powiązania:
https://bibliotekanauki.pl/articles/398104.pdf
Data publikacji:
2015
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
analog signal processing
differential amplifier
CMOS electronics
low-power analog circuits
analogowe przetwarzanie sygnałów
wzmacniacz różnicowy
CMOS
obwody niskiego napięcia
Opis:
Differential amplifiers are well known as input stage preamplifiers. This is because they exhibit the ability to reduce unwanted common-mode effects considerably. As a consequence, both noise and input signal of the amplifier can have low values. Proper operation of differential amplifiers is possible when implemented in chip form. For typical use of such CMOS amplifiers, input signals are delivered to differential-pair gate-terminals while tail terminal is used to ensure the required bias of the pair. The paper shows that the roles of gates and tail terminal can be changed. In other words, the tail current can be used as input signal while the gate ones as voltages controlling the amplifier gain. This enables to combine the achievable low noise with power efficient operation of the circuit. Necessary conditions for that are discussed in this paper. Suitability of atypically used differential amplifiers for voltage-to-current conversion is explained. Two examples of CMOS circuits implementing power economic conversion of this type are presented.
Źródło:
International Journal of Microelectronics and Computer Science; 2015, 6, 3; 96-101
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-3 z 3

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies