Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "clock" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 56
Tytuł:
Optical interconnections in future VLSI systems
Autorzy:
Tosik, G.
Lisik, Z.
Gaffiot, F.
Powiązania:
https://bibliotekanauki.pl/articles/308635.pdf
Data publikacji:
2007
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
optical interconnects
clock skew
clock distribution network
OCDN
OVLSI
Opis:
This paper is focused on the latency and power dissipation in clock systems, which should be lower when the optical interconnects are applied. Simulation shows that the power consumed by an optical system is lower than that consumed by an electrical one, however the advantages of optics drastically decrease with the number of output nodes in H-tree. Additionally, simple replacement of an electrical system by an optical clock distribution network (CDN) results in high clock skew, which will be higher than 10% of the clock period for the 32 nm technology node.
Źródło:
Journal of Telecommunications and Information Technology; 2007, 3; 105-108
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszanie poboru mocy w samotestujących układach cyfrowych
Low power in BIST
Autorzy:
Puczko, M.
Murashko, I.
Yarmolik, S. V.
Powiązania:
https://bibliotekanauki.pl/articles/155698.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
niski pobór mocy
test-per-clock
wbudowane samotestowanie
przerzutnik -T
przerzutnik D
low power BIST
flip-flop-T-D
BIST
Opis:
W referacie przedstawiono wyniki badań nad obniżeniem rozpraszanej mocy generatora pseudolosowych wektorów testowych i analizatora sygnatur, które są wykorzystywane podczas wbudowanego samotestowa-nia urządzeń cyfrowych BIST (ang. Built-In Self-Testing). Zaproponowano nową strukturę układu, która pozwala obniżyć moc wydzielaną w trakcie przeprowadzania samotestowania. Podstawowa idea powyższego sposobu opiera się na takiej modyfikacji elementów BIST, w której zamiast przerzutników -D wykorzystuje się przerzutniki -T.
The power dissipation calculation of pseudorandom Test Pattern Generator (TPG) and Signature Analyzer (SA) in BIST is presented in this paper. The new idea, presented in the paper of test generation in BIST (Built-In Self-Test) allows reducing power dissipation during testing of the digital circuit. The main idea of proposed design is using flip-flops of type T.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 3-5
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Scalony konwerter czas-liczba z użyciem metody licznikowej i zegara wielofazowego
Integrated time-to-digital converter with the use of the counter method and a multiphase clock
Autorzy:
Szplet, R.
Gołaszewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/156312.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
precyzyjna metrologia czasu
konwerter czas-liczba
metoda licznikowa
zegar wielofazowy
układy FPGA
precise time metrology
time-to-digital converter
counter method
multiphase clock
FPGA devices
Opis:
W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 78 ps i niepewności pomiarowej poniżej 100 ps. Pomiar czasu realizowany jest z użyciem 32 liczników zliczających okresy szesnastofazowego zegara o częstotliwości 400 MHz. Ponieważ aktywne są obydwa zbocza zegara jest on równoważny pojedynczemu sygnałowi zegarowemu o częstotliwości 12.8 GHz, co umożliwia osiągnięcie średniej rozdzielczości ok. 78 ps przy interpolacji jednostopniowej. Budowa opisanego konwertera czasliczba pozwala na łatwe rozszerzanie zakresu pomiarowego, wynoszącego 164 žs, poprzez zwiększanie pojemności użytych liczników dwójkowych. Sterowanie procesem pomiarowym oraz wyznaczanie i przetwarzanie wyników pomiarów odbywa się z użyciem dwóch procesorów programowych NIOS II zintegrowanych z konwerterem w układzie programowalnym Stratix II firmy Altera.
This paper describes design and test results of the time-to-digital converter with 78 ps resolution and accuracy below 100 ps. The time interval measurement is performed with the use of 32 binary counters counting periods of 16-phase clock of the 400 MHz frequency. Since both edges of the clock are active it is an equivalent of a single clock signal of 12.8 GHz frequency, which provides a mean resolution of about 78 ps in a single interpolation stage. The structure of the converter allows to extend its measurement range (164 žs) easily by increasing the capacity of used binary counters. The measurement as well as calculation and processing of obtained results are controlled by two soft-core processors NIOS II implemented together with the converter in a single programmable device from family Stratix II (Altera).
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 591-593
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metody obniżania poboru mocy podczas testowania wewnątrzukładowego
Low power in BIST
Autorzy:
Puczko, M.
Powiązania:
https://bibliotekanauki.pl/articles/154021.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
niski pobór mocy
test-per-clock
BIST
przerzutnik -T
przerzutnik D
low power BIST
flip-flop-T
flip-flop-D
Opis:
W referacie przedstawiono wyniki badań nad obniżeniem rozpraszanej mocy generatora pseudolosowych wektorów testowych i analizatora sygnatur, które są wykorzystywane podczas wbudowanego samotestowania urządzeń cyfrowych BIST (ang. Built-In Self-Testing). Zaproponowano nową strukturę układu, która pozwala obniżyć moc wydzielaną w trakcie przeprowadzania samotestowania. Główna idea opiera się na takiej modyfikacji elementów BIST, w której zamiast przerzutników -D wykorzystuje się przerzutniki -T.
Nowadays during organizing built-in self testing the most spread and best known are scan design techniques based on the full or partly scanning path. The first testing vector is put into testing system by SP (Scanning Path) data. Shifting information takes place during clock pulses, and the number of shifts is equal to the number of flip-flops in SP. Then, one synchronization pulse is used to write system changes in adequate SP positions. Next, SP values are applied to the output of the circuits, and at the same time on the date input SP follow next testing vector. So, if the SP is built of k-elements, there are needed k+1 clock pulses to put one testing vector. This realization is non effective because of high power consumption. Firstly, in modern BIST systems there are used many D-flip flops (memory elements). Even when there are used many SPs, the number of positions in each SP can reach a few thousands. In this case to put a new testing vector it is necessary to use a few thousand of synchronization pulses. Simultaneously the high amount of energy is needed, because each new testing vector needs one synchronization pulse. Secondly, during shifting data in SP in a testing circuit there are empty switchings, which requires energy. So, to minimize the power consumption test-per-clock technique is used. In this paper the new idea of minimizing power dissipation in BIST with test-per-clock technique is presented. The main idea of the new solution is to stop putting synchronization pulses to flip-flops in which their state has not changed in the current synchronization pulses. It will allow eliminating not necessary switching activity in BIST and, what is more, it will allow to decrease power consumption and Weighted Switching Activity.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 672-674
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wysokorozdzielczy konwerter czasowo-cyfrowy z próbkowaniem impulsu
A high resolution time-to-digital converter based on pulse sampling
Autorzy:
Szplet, R.
Jarzyński, S.
Powiązania:
https://bibliotekanauki.pl/articles/153993.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
precyzyjna metrologia czasu
konwerter czas-liczba
metoda próbkowania
zegar wielofazowy
układy FPGA
precise time metrology
time-to-digital converter
sampling method
multiphase clock
FPGA devices
Opis:
W artykule opisane są projekt i wyniki badań konwertera czasowo-cyfrowego o rozdzielczości 9 ps i niepewności pomiarowej nie przekraczającej 31 ps. Konwerter został zrealizowany w układzie programowalnym Cyclone firmy Altera. Do konwersji czasowo-cyfrowej użyto nowatorskiej metody, w której informacja o mierzonym odcinku czasu zawarta jest w szerokości impulsu, propagującego się wielokrotnie w zamkniętej pętli opóźniającej i próbkowanego z użyciem wielofazowego zegara o wysokiej częstotliwości. Sterowanie procesem pomiarowym oraz obliczanie i przetwarzanie wyników pomiarów odbywa się z wykorzystaniem dedykowanego interfejsu użytkownika opracowanego w języku C++.W artykule opisane są projekt i wyniki badań konwertera czasowo-cyfrowego o rozdzielczości 9 ps i niepewności pomiarowej nie przekraczającej 31 ps. Konwerter został zrealizowany w układzie programowalnym Cyclone firmy Altera. Do konwersji czasowo-cyfrowej użyto nowatorskiej metody, w której informacja o mierzonym odcinku czasu zawarta jest w szerokości impulsu, propagującego się wielokrotnie w zamkniętej pętli opóźniającej i próbkowanego z użyciem wielofazowego zegara o wysokiej częstotliwości. Sterowanie procesem pomiarowym oraz obliczanie i przetwarzanie wyników pomiarów odbywa się z wykorzystaniem dedykowanego interfejsu użytkownika opracowanego w języku C++.
The paper describes the design and test results of a time-to-digital converter with 9 ps resolution and measurement uncertainty below 31 ps. The converter has been implemented in a programmable device Cyclone manufactured by Altera. The time-to-digital conversion is based on sampling of a periodic square signal. Information about the measured time interval is contained in the width of a pulse that circulates in a closed delay loop and is sampled with the use of a high frequency clock. This method is innovative in the kind of application and it has not been implemented in an integrated circuit so far. In order to achieve both high resolution and high measurement uncertainty the four-phase sampling clock has been used. Such solution allows for fourfold reduction in a number of cycles in the loop and consequently to diminish the measurement error significantly. The four-phase clock has been generated with an embedded PLL functional block. An issue of fundamental importance for the successful implementation of the converter was the use of two short pulses as a representation of the begin and the end of a measured time interval instead of a single long-width pulse. In this way an unpredictable shrinking or stretching of a measured time interval by elements of the delay loop that have different propagation times for rising and falling edges has been avoided. The measurement as well as calculation and processing of obtained results are controlled with the use of dedicated user interface worked out in C++.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 642-644
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ograniczenie mocy dynamicznej w architekturze sprzętowego kodera standardu JPEG2000
Dynamic power reduction in the architecture of hardware encoder of JPEG2000 standard
Autorzy:
Modrzyk, D.
Powiązania:
https://bibliotekanauki.pl/articles/154801.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
bramkowanie sygnału zegarowego
pobór mocy
FPGA
ASIC
system-on-chip
clock gating
power dissipation
Opis:
W artykule przedstawiono ideę redukcji poboru mocy dynamicznej w złożonym układzie multimedialnym, jakim jest koder standardu JPEG2000. Idea ta opiera się na sterowaniu włączaniem i wyłączaniem sygnałów zegarowych dla odpowiednich bloków przetwarzających, za pomocą specjalizowanego modułu kontrolera mocy. Wykonane symulacje oraz analizy poboru mocy wskazują, że zastosowana metoda prowadzi do znacznej redukcji mocy dynamicznej, w porównaniu do oryginalnej architektury kodera.
In this paper an idea of dynamic power reduction in a complex, hardware encoder of JPEG2000 standard is presented. The algorithm is based on clock gating technique. Due to sequential data flow in the encoder architecture, there are introduced clock signals, active only during computations in particular processing blocks. Switching the clock signals is performed by a specialised power manager module, instantiated at the chip level of the presented encoder. Clock signals are produced in the combinational logic, using flags from processing units that inform about compression phases in the encoder. Technology dependent clock buffers are used to eliminate "glitch" effect, during switching the clock signals. Power consumption in both, optimised and original, IP cores is measured using Xilinx XPower Analyzer 10.1, when taking into account switching activity obtained from gate level simulations of the design. The experimental results show that the proposed method leads to significant decrease in the dynamic power compared to the original encoder architecture. The described technique can be implemented in both FPGA and ASIC circuits.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 793-795
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wpływ typu sieci neuronowej i sposobu przygotowania danych na wynik prognozowania poprawek UTC - UTC(PL)
Influence of type of neural network and selection of data preprocessing method on UTC-UTC(PL) prediction result
Autorzy:
Miczulski, W.
Cepowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/152987.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sieci neuronowe
prognozowanie
zegar atomowy
neural networks
prediction
atomic clock
Opis:
W pracy omówiono wyniki badań wpływu typu sieci (MLP, RBF), sposobu przygotowania i rozmiaru wektora danych wejściowych na wynik prognozowania poprawek UTC-UTC(PL) dla atomowego wzorca czasu i częstotliwości. Najkorzystniejsze wyniki prognozowania poprawek osiągnięto dla sieci neuronowych typu RBF, w których dane wejściowe stanowiły wektory zawierające wartości odchyleń od trendu. Otrzymane błędy prognoz nie przekraczają wartości š4ns, co pozwoliło osiągnąć w porównaniu z dotychczasowym sposobem prognozowania opartym na metodzie regresji (prowadzonym w GUM) ponad dwukrotnie lepsze wyniki prognoz.
In the paper there are presented the results of investigations on the influence of type of a neural network (MLP, RBF), the way of preparation and size of the input vector on prediction of the UTC-UTC(PL) corrections for the atomic clock realising the national atomic time scale UTC(PL) at the Central Office of Measures (COM). UTC(PL) is the basis for reproducing the time and frequency units and determining the official time in Poland. At the first stage of research, the time series characterising the time instability of the atomic clock in relation to UTC was a basis for proper preparation of the groups of input data for the assumed types of neural networks (Fig. 1). For the process of learning the neural networks as well as further prediction, the input data was assumed to be formed into 30 or 60 element vectors (Fig. 2). At the second stage, the input data were formed into the vectors containing 30 consecutive values of the deviation of the time series from the trend and, additionally, the linear regression coefficients (Fig. 1). The best results of predicting the corrections were achieved for the RBF neural networks in which the input data were vectors of 30 consecutive values of the deviation from the trend and the directional coefficient of linear regression. The obtained errors of the prediction did not exceed the values of š4ns (Tab. 2), which enabled achieving more than two times better results of the prediction compared with the present way of prediction based on the regression method (used in COM).
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 11, 11; 1330-1332
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytm odtwarzania zegara transmisji dla pakietowych systemów
Clock recovery algorithm for multi-rate packet radiocommunication systems
Autorzy:
Krzak, Ł.
Rzepka, D.
Worek, C.
Powiązania:
https://bibliotekanauki.pl/articles/154996.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
preambuła
odtwarzanie zegara
transmisja radiowa
preamble
clock recovery
radio transmission
Opis:
W artykule zaprezentowano metodę wykorzystania preambuły radiowej ramki transmisyjnej jako nośnika dodatkowych informacji np. o szybkości bitowej pakietu. Metoda ta znajduje zastosowanie w systemach radiokomunikacyjnych o adaptacyjnej przepływności danych i polega na wykorzystaniu i rozróżnianiu więcej niż jednego ciągu synchronizacyjnego. W opisywanym rozwiązaniu układ FPGA odtwarza zegar na podstawie sygnału binarnego w paśmie podstawowym pochodzącego z odbiornika radiowego. W artykule zaprezentowano algorytm detekcji i odtwarzania zegara wraz z metodologią doboru jego parametrów. Przedstawiono analizę prawdopodobieństwa błędnej synchronizacji oraz przykładową implementację wykorzystującą cztery 64-bitowe preambuły.
The paper presents a way of using radio packet preamble as a carrier of additional information about a packet, such as data transmission rate. This method can be used in multi-rate radiocommunication systems and is based on distinguishing more than one preamble, as opposed to IEEE 802.11 standard, which provides special packet fields for that purpose. The algorithm is implemented in a FPGA device which processes base band data from a radio transceiver and feeds it along with the recovered clock to a microcontroller (fig.1). Section 3 describes the algorithm used. The input signal is processed by parallel correlators and a preamble is considered to be detected when one of the outputs goes above a certain threshold (Fig.2). Section 4 presents an analytical model of the system as well as the synchronization error probability definition and estimation. It also provides guidance on how to choose the right preamble sequences. In Section 5 the analytical model is confronted with behavioral simulation of an exemplary system that uses four different 64-bit long preambles (Fig.4). Additionally, two binary sequence families are studied (Fig.5): the Gold codes [4] and minimum peak side lobe codes [6]. This section also presents a method for choosing the threshold level parameter in the preamble detection algorithm. The last section summarizes the paper.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 926-929
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Gdy bogiem było Słońce - cz. IV - miary czasu
When the god was the Sun - part IV - the time measure
Autorzy:
Wollek, A.
Powiązania:
https://bibliotekanauki.pl/articles/152396.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
miesiąc
rok
kalendarz
zegar słoneczny
zegar wodny
month
year
calendar
solar clock
water clock
Opis:
Artykuł jest poświęcony dawnym miarom czasu. Zawiera opis powstania oraz przykłady wybranych kalendarzy starożytnych. Wśród nich: księżycowych, księżycowo-słonecznych i słonecznych. Podstawą pierwszych jest miesiąc synodyczny, zaś ostatnich rok zwrotnikowy. W drugiej części przedstawiono istniejące w starożytności podziały doby na godziny równe i nierówne, oraz opisano najstarsze zegary: słoneczne i wodne.
This paper is dedicated to the time measure. In the first part the birth of the calendar was described. There are 3 kinds of the basic and most important for a time measure astronomical phenomenon: a day, a month and a year. None of them isn't an integer multiple of the others. For these reason ever calendar has his own accuracy. This is a number of years after which a date of this calendar will be one day late to the relation of the solar year. The ancient calendars would be: lunar, lunisolar and solar. The synodical month is the base of the first one and the solar year is the base of the last. The oldest calendar was a lunar. It was very simple and was counting months only. The lunisolar calendar was used in ancient Mesopotamian and Greece. The first and the oldest solar calendar was an Egyptian. It had exactly 365 days. The early Roman calendar was very complicated, but Julius Caesar had reformed it. The partition of a day and night is also in the second part of this paper described. That means equal and unequal hours. The first ancient clocks, solar and water, were described in this part too. All of the ancient clocks had a very small accuracy. They didn't take into consideration changes between day and night during the year.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 6, 6; 683-686
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metoda doboru sekwencji preambuły dla efektywnej implementacji algorytmu synchronizacji
Preamble sequences for efficient implementation of synchronization algorithm
Autorzy:
Rzepka, D.
Krzak, Ł.
Worek, C.
Powiązania:
https://bibliotekanauki.pl/articles/155020.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
ciągi binarne
preambuła
odtwarzanie zegara
transmisja radiowa
binary sequences
preamble
clock recovery
radio transmission
Opis:
W artykule zaprezentowano wybrany aspekt konstrukcji cyfrowego systemu radiokomunikacyjnego, w którym synchronizacja symbolowa jest przeprowadzana na podstawie sygnału binarnego z odbiornika w paśmie podstawowym. Dobór sekwencji synchronizującej decyduje o skuteczności algorytmu odtwarzania zegara transmisyjnego, ale dzięki zastosowaniu korelatora różnicowego umożliwia również minimalizację ilości obliczeń. W artykule wyprowadzono kryteria doboru sekwencji oraz zaproponowano model probabilistyczny, umożliwiający określenie prawdopodobieństwa błędnej synchronizacji i dopasowanie parametrów algorytmu synchronizacji.
Synchronization of a receiver is one of the key aspects of digital data transmission. In this paper there is presented how to select a preamble sequence which allows minimizing probability of the synchronization error and reducing the number of computations in the differential correlator algorithm [2]. The synchronization algorithm input is assumed to be the baseband output of a radio receiver with binary values. An expression for distribution of the distorted input signal (7) correlation values, and a criterion (9) describing the optimum autocorrelation function of the preamble sequence are derived for assumption of non-coherent demodulation. It can be noted that reduction in computations is connected with maximization of the autocorrelation value Raa(1) = Raa(-1) (8). Using the exhaustive search algorithm [3], a few sequences with high Raa(1) and low sidelobes are found and compared to MPSL sequences (Tab. 1, Fig. 3). 30% reduction in computations is achieved, while probability of the synchronization error (11) is only slightly worse in a typical system operation region.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 936-938
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Sampling Jitter in Audio A/D Converters
Autorzy:
Kulka, Z.
Powiązania:
https://bibliotekanauki.pl/articles/177046.pdf
Data publikacji:
2011
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
analog-to-digital converter
ADC
successive approximation register (SAR)
sigma-delta ADC
sample-and-hold circuit
DT sigma delta modulator
CT sigma delta modulator
time jitter
aperture jitter
clock jitter
periodic clock jitter
signal-to-noise ratio (SNR)
Opis:
This paper provides an overview of the effects of timing jitter in audio sampling analog-to-digital converters (ADCs), i.e. PCM (conventional or Nyquist sampling) ADCs and sigma-delta (ΣΔ) ADCs. Jitter in a digital audio is often defined as short- term fluctuations of the sampling instants of a digital signal from their ideal positions in time. The influence of the jitter increases particularly with the improvements in both resolution and sampling rate of today’s audio ADCs. At higher frequencies of the input signals the sampling jitter becomes a dominant factor in limiting the ADCs performance in terms of signal-to-noise ratio (SNR) and dynamic range (DR).
Źródło:
Archives of Acoustics; 2011, 36, 4; 831-849
0137-5075
Pojawia się w:
Archives of Acoustics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Influence of the GMDH neural network data preparation method on UTC(PL) correction prediction results
Autorzy:
Miczulski, W.
Sobolewski, Ł.
Powiązania:
https://bibliotekanauki.pl/articles/221698.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
GMDH neural network
national timescale
atomic clock
time series analysis
Opis:
The article presents results of the influence of the GMDH (Group Method of Data Handling) neural network input data preparation method on the results of predicting corrections for the Polish timescale UTC(PL). Prediction of corrections was carried out using two methods, time series analysis and regression. As appropriate to these methods, the input data was prepared based on two time series, ts1 and ts2. The implemented research concerned the designation of the prediction errors on certain days of the forecast and the influence of the quantity of data on the prediction error. The obtained results indicate that in the case of the GMDH neural network the best quality of forecasting for UTC(PL) can be obtained using the time-series analysis method. The prediction errors obtained did not exceed the value of š 8 ns, which confirms the possibility of maintaining the Polish timescale at a high level of compliance with the UTC.
Źródło:
Metrology and Measurement Systems; 2012, 19, 1; 123-132
0860-8229
Pojawia się w:
Metrology and Measurement Systems
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mesozoic mass extinctions and angiosperm radiation: does the molecular clock tell something new?
Autorzy:
Ruban, Dmitry A.
Powiązania:
https://bibliotekanauki.pl/articles/94220.pdf
Data publikacji:
2012
Wydawca:
Uniwersytet im. Adama Mickiewicza w Poznaniu
Tematy:
angiosperms
radiation
mass extinction
molecular clock
Mesozoic
promieniowanie
masowe wyginięcie
zegar molekularny
mezozoik
Opis:
Angiosperms evolved rapidly in the late Mesozoic. Data from the genetic-based approach called ’molecular clock’ permit an evaluation of the radiation of flowering plants through geological time and of the possible influences of Mesozoic mass extinctions. A total of 261 divergence ages of angiosperm families are considered. The radiation of flowering plants peaked in the Albian, early Campanian, and Maastrichtian. From the three late Mesozoic mass extinctions (Jurassic/Cretaceous, Cenomanian/Turonian, and Cretaceous/Palaeogene), only the Cretaceous/Palaeogene event coincided with a significant, abrupt, and long-term decline in angiosperm radiation. If their link will be further proven, this means that global-scale environmental perturbation precluded from many innovations in the development of plants. This decline was, however, not unprecedented in the history of the angiosperms. The implication of data from the molecular clock for evolutionary reconstructions is limited, primarily because this approach deals with only extant lineages.
Źródło:
Geologos; 2012, 18, 1; 37-42
1426-8981
2080-6574
Pojawia się w:
Geologos
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Precision spectroscopy of cold strontium atoms, towards optical atomic clock
Autorzy:
Bober, M.
Zachorowski, J.
Gawlik, W.
Morzyński, P.
Zawada, M.
Lisak, D.
Cygan, A.
Bielska, K.
Piwiński, M.
Trawiński, R.
Ciuryło, R.
Ozimek, F.
Radzewicz, C.
Powiązania:
https://bibliotekanauki.pl/articles/201653.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
laser spectroscopy
cold atoms
optical atomic clock
Opis:
This report concerns the experiment of precision spectroscopy of cold strontium atoms in the Polish National Laboratory of Atomic, Molecular and Optical Physics in Toruń. The system is composed of a Zeeman slower and magneto-optical traps (at 461 nm and 689 nm), a frequency comb, and a narrow-band laser locked to an ultra-stable optical cavity. All parts of the experiment are prepared and the first measurements of the absolute frequency of the 1S0-3P1, 689 nm optical transition in 88Sr atoms are performed.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2012, 60, 4; 707-710
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The relationship between working schedule patterns and the markers of the metabolic syndrome: Comparison of shift workers with day workers
Autorzy:
Mohebbi, Iraj
Shateri, Kamran
Seyedmohammadzad, Mirhosein
Powiązania:
https://bibliotekanauki.pl/articles/2180014.pdf
Data publikacji:
2012-09-01
Wydawca:
Instytut Medycyny Pracy im. prof. dra Jerzego Nofera w Łodzi
Tematy:
shift work
insulin resistance
metabolic syndrome
abdominal obesity
circadian clock
Opis:
Objectives: This study examined the effect of shift work on developing the metabolic syndrome by comparing groups of exposed and unexposed Iranian drivers. Methods: We considered as night-shift drivers those drivers whose shifts included at least 15 h per week between 9:00 p.m. and 7:00 a.m. Daytime drivers were defi ned as drivers working regularly without shift work. 3039 shift work drivers were selected. These were matched with non-shift workers. The differences in baseline characteristics and the prevalence of the components of the metabolic syndrome were assessed with Student's t test, and chi-square tests. Results: We found central adiposity in 52.0% of the shift workers versus 42.6% of the day workers (p < 0.0001). The hypertension component was not signifi cantly related to shift work (p > 0.05); but there were signifi cant differences as regards other components of the metabolic syndrome (p < 0.0001). Among the shift workers, the odds ratios of the increased FBS, low HDL-C, higher TG levels, as well as higher waist circumference were 1.992 (95% CI: 1.697-2.337), 1.973 (95% CI: 1.759-2.213), 1.692 (95% CI: 1.527-1.874), and 1.460 (95% CI: 1.320-1.616), respectively. The metabolic syndrome was more common among the shift workers (OR = 1.495; 95% CI: 1.349-1.657). Conclusion: In evaluating such results, further consideration is needed to fi nd pathophysiological clarifi cation; in turn, stress linked to shift work must be considered to likely have had a relevant infl uence on the outcome. In our opinion, shift work acts as an occupational factor for the metabolic syndrome.
Źródło:
International Journal of Occupational Medicine and Environmental Health; 2012, 25, 4; 383-391
1232-1087
1896-494X
Pojawia się w:
International Journal of Occupational Medicine and Environmental Health
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 56

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies