Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "class D amplifier" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-5 z 5
    Tytuł:
    Design of a Class-D Audio Amplifier With Analog Volume Control for Mobile Applications
    Autorzy:
    El Khadiri, K.
    Qjidaa, H.
    Powiązania:
    https://bibliotekanauki.pl/articles/226924.pdf
    Data publikacji:
    2016
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    class D amplifier
    analog volume control
    pulse width modulation (PWM)
    ramp generator
    Opis:
    A class-D audio amplifier with analog volume control (AVC) for portable applications is proposed in this paper. The proposed class-D consist of two sections. First section is an analog volume control which consists of an integrator, an analog MUX and a programmable gain amplifier (PGA). The AVC is implemented with three analog inputs (Audio, Voice, FM). Second section is a driver which consists of a ramp generator, a comparator, a level shifter and a gate driver. The driver is designed to obtain a low distortion and a high efficiency. Designed with 0.18 um 1P6M CMOS technology, the class-D audio amplifier with AVC achieves a total root-mean-square (RMS) output power of 0.5W, a total harmonic distortion plus noise (THD+N) at the 8-Ω load less than 0.06% and a power efficiency of 90% with a total area of 1.74 mm2.
    Źródło:
    International Journal of Electronics and Telecommunications; 2016, 62, 2; 187-198
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Design of a 3rd order 1.5-bit continuous-time (CT) sigma-delta (ΣΔ) modulator optimized for class D audio power amplifier
    Autorzy:
    de Melo, J.
    Paulino, N.
    Powiązania:
    https://bibliotekanauki.pl/articles/398039.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    czas ciągły sigma-delta(ΣΔ)
    wzmacniacz klasy D
    audio
    Continuous-Time(CT) Sigma-Delta(ΣΔ)
    class D amplifier
    Opis:
    This paper presents a 3rd order 1.5-bit ΣΔ modulator with distributed feedback and local resonator feedback for a Class D audio amplifier. In order to improve the signal-to-noise-and-distortion ratio (SNDR), without increasing the oversampling ratio (OSR) or the order of the modulator, the modulator uses transmission zeros and 1.5-bit quantization. High level simulations of the modulator architecture show that it has a maximum SNDR value of 81 dB, for a signal bandwidth of 18 kHz and a sampling frequency of 1.2 MHz. An electrical circuit is designed to implement the proposed architecture and the electrical simulations show that it has a maximum SNDR value of 76.1 dB. The influence of the constituting blocks of the circuit in the performance of the modulator is investigated using electrical simulations.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2010, 1, 2; 156-164
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Computer-Aided Multi-Layer Design of Switch-Mode Power Circuits
    Autorzy:
    Wojciechowski, J.
    Modzelewski, J.
    Ogrodzki, J.
    Opalski, L.
    Zamłyński, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/226824.pdf
    Data publikacji:
    2010
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    switch-mode circuits
    power electronics
    class D resonant amplifier
    interactive design
    computer-aided design
    Opis:
    Switch-mode circuits are used as power processors, e.g. DC/DC converters, synchronous rectifiers, high-frequency resonant power amplifiers. Their efficient computer-aided design is a technical problem only partly resolved so far. This paper presents a multi-layer CAD methodology for switch-mode power circuits. It discusses several levels of modeling of switching devices. First rough design verification is feasible using ideal switch models. It gives a satisfactory first-cut design. Then full models and general-purpose tools provide more exact verification of the design. At this exact step the design procedure makes use of interactive improvement followed by automatic optimization of some quality based objective functions. The proposed methodology is shown to be especially useful for high power class-D voltage-switching resonant amplifiers, where the so far used experimental optimization is extremely cost consuming.
    Źródło:
    International Journal of Electronics and Telecommunications; 2010, 56, 3; 307-318
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Stosowane metody zasilania i izolacji galwanicznej sterowników bramkowych tranzystorów mocy w mostkowych stopniach końcowych wzmacniaczy klas D i falowników
    Applied methods of power supply and galvanic isolation of gate drivers of power transistors in bridging end stages of Class D amplifiers and inverters
    Autorzy:
    Jasielski, J.
    Kuta, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/93168.pdf
    Data publikacji:
    2018
    Wydawca:
    Państwowa Wyższa Szkoła Zawodowa w Tarnowie
    Tematy:
    układ Bootstrap
    pompa ładunkowa
    sterownik bramkowy
    technika izolacji sygnałów cyfrowych
    wzmacniacz klasy D
    PWM
    PSCPWM
    sterownik DC-AC
    bootstrap power supply
    charge pump
    gate driver
    galvanic isolation of the control signals
    class D amplifier
    DC-DC converter
    Opis:
    W pracy dokonano przeglądu i oceny różnych technik zasilania i izolacji galwanicznej sterowników bramkowych tranzystorów mocy w stopniach końcowych wzmacniaczy klasy D oraz różnego rodzaju konwerterów DC-AC lub DC-DC. Opisano i porównano techniki wytwarzania pływających napięć zasilających sterowniki bramkowe tranzystorów górnej części mostka w konfiguracji typu bootstrap oraz w konfiguracji typu samo-doładowującej się pompy ładunkowej, a także przedstawiono techniki izolacji galwanicznej sygnałów cyfrowych: optyczną i pojemnościową, które mogą być wykorzystane do sterowania tranzystorów w górnej części mostka. Przedstawiony w pracy oryginalny mostkowy wzmacniacza klasy BD z dwubrzegową modulacją PWM z przesuwaniem fazy sygnału modulowanego PSC PWM i zerowym sygnałem wspólnym na wyjściu pokazuje, że w układach budowanych w oparciu o wielopoziomowe metody modulacji PWM, prawie wszystkie sterowniki tranzystorów stopnia końcowego wymagają pływających napięć zasilających i izolacji galwanicznej. W takich układach najpewniejszą i niezawodną metodą zasilania i izolacji galwanicznej sterowników bramkowych tranzystorów mocy w stopniach końcowych są układy samodoładowujących się pomp ładunkowych z izolacją galwaniczną sygnałów cyfrowych ze sprzężeniem pojemnościowym. Poprawność działania stopnia końcowego tego wzmacniacza, wraz ze wszystkimi układami sterującymi, zweryfikowano za pomocą symulacji komputerowych w programie PSpice.
    Various methods used for a floating high-side gate drive power supply and galvanic isolation of the Class-D amplifiers and different DC-AC or DC-DC converters have been reviewed and evaluated in the paper. On the basis of the literature, the bootstrap floating supply and self-boost charge pump topology for a gate drive high-side power supply, as well as control signal isolated systems with optically-isolated signals or with capacitive signal isolation have been described and compared. New topologies of the Class-BD amplifiers with Common-Mode (CM) free outputs using PSC PWM - Phase Shifted Carrier Pulse Width presented in the paper, shows that almost all gate drivers of the output stage transistors require floating power supply and galvanic isolation of the control signals. In the case of such circuits with multi-level PWM output, the most reliable and robust method for the floating gate drive power supply and galvanic isolation is self-boost charge pump topology with capacitive control signal isolation. Correct operation of the output stage of the proposed Class-BD amplifiers as well as the PWM modulator and self-boost charge pump topologies with capacitive control signal isolation have been verified using intensive Pspice simulation.
    Źródło:
    Science, Technology and Innovation; 2018, 2, 1; 31-41
    2544-9125
    Pojawia się w:
    Science, Technology and Innovation
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Hybrid Linearized Class-BD Double Sided (LBDD) Digital Pulse Width Modulator (DPWM) for Class-BD audio amplifiers
    Autorzy:
    Kuta, S.
    Kołodziejski, W.
    Jasielski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/93116.pdf
    Data publikacji:
    2017
    Wydawca:
    Państwowa Wyższa Szkoła Zawodowa w Tarnowie
    Tematy:
    class-D digital audio amplifier
    Digital Pulse Width Modulator (DPWM)
    Linearized Pulse Width Modulation (LPWM)
    Linearized Class-AD Double sided (LADD)
    Linearized Class-BD Double sided (LBDD)
    Programmable Tapped Delay Line (PTDL)
    Analog Delay Locked Loop (ADLL)
    Digital to Time Converter (DTC)
    cyfrowy wzmacniacz audio klasy D
    modulator szerokości impulsu cyfrowego (DPWM)
    zlinearyzowana klasa AD dwustronna (LADD)
    programowalna opóźniona linia opóźnienia (PTDL)
    pętla z opóźnieniem analogowym (ADLL)
    konwerter cyfrowo-czasowy (DTC)
    Opis:
    The paper presents an original architecture and implementation of 9-bit LBDD hybrid DPWM circuit for Class-BD digital audio amplifier. The input PCM signals are directly transformed into 24-bit LBDD DPWM signals and then are requanized to the 9-bit digital outputs using noise-shaping process to support high fidelity with practical values of time resolution, and finally are converted by the DTCs into the two physical trains of 1-bit PWM signals. The architecture of the proposed Class-BD hybrid DPWM circuit is composed of two Class-AD ones. The hybrid quantizer converts 6 MSB bits using counter method, based on the STM32F407xx microcontroller, while the remaining 3 LSB bits - using a method based on the Programmable Tapped Delay Line (PTDL). All necessary time waveforms are generated on the base of the internal microcontroller oscillator 168 MHz. The proposed 9-bit Class-DB DPWM circuit allows to attain SNR of 110 dB and THD about 0,2% within the audio baseband, at switching frequency of 328.1 kHz, clock frequency of 42 MHz and modulation index M = 0.95. Basic verification of algorithm and circuit operation as well as simulation and preliminary experimental results have been performed.
    Źródło:
    Science, Technology and Innovation; 2017, 1, 1; 1-10
    2544-9125
    Pojawia się w:
    Science, Technology and Innovation
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-5 z 5

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies