Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "charge redistribution" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-3 z 3
    Tytuł:
    Projekt 7-bitowego niskomocowego przetwornika A/C w technologii submikronowej o małej powierzchni do zastosowań wielokanałowych
    Design of 7-bit low-power , low area A/D converter in submicron process for multichannel systems
    Autorzy:
    Otfinowski, P.
    Kmon, P.
    Kleczek, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/407805.pdf
    Data publikacji:
    2013
    Wydawca:
    Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
    Tematy:
    przetwornik analogowo-cyfrowy
    równoważenie ładunku
    przetwornik kompensacyjny
    SAR ADC
    charge redistribution
    successive approximation converter
    Opis:
    W artykule został przedstawiony projekt przetwornika analogowo-cyfrowego w technologii CMOS 180nm. Wybraną architekturą jest przetwornik kompensacyjny z równoważeniem ładunku. Duży nacisk został położony na zmniejszenie zajmowanej powierzchni jak i minimalizację poboru mocy, co czyni prezentowany układ odpowiednim do zastosowań wielokanałowych. Autorzy prezentują wyniki symulacji Monte-Carlo nieliniowości charakterystyki przejściowej. Zaprezentowany przetwornik osiąga szybkość konwersji 3 MS/s przy rozdzielczości 7 bitów i poborze mocy 77 μW oraz zajmuje tylko 90 x 95 μm2.
    The design of analog-to-digital converter implemented in CMOS 180 nm technology has been presented in this paper. The successive approximation architecture with charge redistribution has been chosen. Much emphasis was placed on limiting the area occupancy of the whole chip so as its power consumption, which makes the described circuit suitable for multichannel applications. The presented converter achieves 3 MS/s sampling rate with 7-bit resolution at 77 μW and occupies only 90 x 95 μm2.
    Źródło:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2013, 2; 18-21
    2083-0157
    2391-6761
    Pojawia się w:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projekt kompensacyjnego przetwornika analogowo-cyfrowego dla potrzeb wielokanałowych układów w technologii submikronowej
    Project of successive approximation analog-to-digital converter for multichannel circuits in submicron technology
    Autorzy:
    Otfinowski, P.
    Zaziąbł, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/158172.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    przetwornik analogowo-cyfrowy z równoważeniem ładunku
    klucze CMOS
    analog-to-digital converter
    charge redistribution
    successive approximation
    CMOS switch
    Opis:
    W pracy zaprezentowano projekt scalonego przetwornika analogowo-cyfrowego wykonany w technologii UMC CMOS 180nm. Przedstawiono rozwiązanie pozwalające na znaczące zmniejszenie powierzchni zajmowanej przez układ poprzez dodanie pomocniczego przetwornika C/A. Zostało przybliżone także zagadnienie odpowiedniego doboru kluczy w układach z przełączanymi pojemnościami. Ostatecznie zaprezentowany układ cechuje się szybkością konwersji wynoszącą 3 MS/s przy poborze mocy 225 žW oraz bardzo niską nieliniowością.
    The dynamic progress in the domain of applications involving X rays demands more sophisticated circuits for acquisition and processing of signals from the silicon detectors. This paper presents a design of an integrated analog-to-digital converter dedicated to multichannel silicon detector readout circuits. The successive approximation with charge redistribution architecture was proposed. In order to reduce the total chip area, the DAC was split into two blocks. The capacitor array used as a primary DAC and also as a sampling circuit. As a secondary DAC, the resistive voltage divider was introduced. This solution allowed reducing the total DAC area by the factor of 6, maintaining the same output voltage accuracy. The CMOS switches are described in detail, as they play important role in the switch capacitor circuits, affecting both the speed and accuracy of the primary capacitive DAC. A synchronous regenerative latch is used as a comparator. The ADC is implemented in UMC CMOS 180nm technology. The designed ADC is able to achieve conversion rates of 3 MS/s at 225 žW. The final simulation results show also low nonlinearity of the presented circuit.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1209-1212
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wpłaty na część regionalną subwencji ogólnej – aspekty teoretyczne oraz doświadczenia praktyczne (ze szczególnym uwzględnieniem dochodów województwa mazowieckiego)
    Intergovernmental Contributions to the Regional Part of General Grant – Theoretical Aspects and Practical Experience on the Basis of Mazovia Province Revenues
    Autorzy:
    Sekuła, Alicja
    Powiązania:
    https://bibliotekanauki.pl/articles/942889.pdf
    Data publikacji:
    2014
    Wydawca:
    Uniwersytet Rzeszowski. Wydawnictwo Uniwersytetu Rzeszowskiego
    Tematy:
    część regionalna subwencji ogólnej
    dochody jednostek samorządu regionalnego
    "janosikowe"
    mazowieckie
    redystrybucja pozioma
    general grants
    regional part of general grant
    horizontal redistribution
    regional government revenues
    Robin Hood Charge
    Opis:
    Artykuł poświęcony jest analizie systemu wpłat na jedną z trzech części subwencji ogólnej – regionalną. Skupia się wyłącznie na szczeblu wojewódzkim samorządu terytorialnego. Zakres czasowy obejmuje lata 2010–2012. Zakres przestrzenny obejmuje wszystkie województwa, jednak analizy przeprowadzone zostały z punktu widzenia jednego z nich – mazowieckiego, gdyż w większości lat jest ono jedyną jednostką wnoszącą tę część opłaty, zwaną również „janosiko-wym”. Rozważania teoretyczne przedstawiono na tle idei redystrybucji poziomej. Omówiono ponadto wyroki Trybunału Konstytucyjnego dotyczące zasad obliczania wpłat nakazujące skorygo-wać mechanizm w 2015 roku. Część analityczna zawiera dane o wysokości dochodów podatkowych decydujących o wielkości wpłat, kwotach (na 1 mieszkańca) wpłacanych przez wybrane wojewódz-twa oraz o ich wpływie na sytuację dochodową. Na podstawie analiz wpływu systemu na dochody sformułowano zalecenia jego modyfikacji. Dotyczą m.in. skrócenia przesunięcia czasowego (do obliczenia wielkości wpłat służą dochody uzyskane 2 lata wcześniej), wprowadzenia górnego limitu wpłat w stosunku do dochodów czy też zastosowania demograficznych współczynników korekcyj-nych pozwalających uwzględnić ludność faktycznie zamieszkującą region i korzystającą z jego infrastruktury. Celem zmian jest powstanie nowego modelu mechanizmu wpłat pozwalającego nawet największym płatnikom na prowadzenie polityki rozwoju finansowanej dochodami wła-snymi. W artykule zwrócono też uwagę na to, że zdaniem Regionalnej Izby Obrachunkowej w Warszawie „janosikowe” nie jest główną przyczyną problemów finansowych mazowieckiego.
    Article is focused on analysis of the contributions to the regional part of general grant in Po-land. It is limited to the regional level. The study covers the years 2010–2012. The analysis was conducted from the perspective of one of the region – Mazovia province, as in most years it is the only entity that is required to pay contribution to the regional part of general grant, commonly called ‘janosikowe’ (additional tax for one-person households). Theoretical discussions focus on legal status and principles of the mechanism on the background of the principles of horizontal redistribution. It also presented the Constitutional Court sentence concerning the rules for calculat-ing payments ordering to correct mechanism in 2015. The analytical part contains data on the amount of tax revenue which determine the size of the payments, the amounts (per capita) paid by some of the regions and their impact on revenue. On the basis of analysis, recommendations for modifications to the system have been included. The proposed modifications relate to reduce the time gap (data for the calculation of the payments date back two years earlier), the use of an upper limit on payments in relation to revenue or inclusion demographic correction factors that allow to take into account the population actually living in the region and benefiting from its infrastructure.
    Źródło:
    Nierówności Społeczne a Wzrost Gospodarczy; 2014, 40; 248-257
    1898-5084
    2658-0780
    Pojawia się w:
    Nierówności Społeczne a Wzrost Gospodarczy
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-3 z 3

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies