Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "arytmetyka" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Wyrównaj
Wyświetlanie 1-15 z 57
Tytuł:
FPGA implementations of low precision floating point multiply-accumulate
Autorzy:
Amaricai, A.
Boncalo, O.
Sicoe, O
Powiązania:
https://bibliotekanauki.pl/articles/397897.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
digital arithmetic
floating point arithmetic
FPGA
field programmable gate array (FPGA)
multiply-accumulate
dot product
arytmetyka cyfrowa
arytmetyka zmiennoprzecinkowa
field-programmable gate array
MAC
iloczyn skalarny
Opis:
Floating point (FP) multiply-accumulate (MAC) represents one of the most important operations in a wide range of applications, such as DSP, multimedia or graphic processing. This paper presents a FP MAC half precision (16-bit) FPGA implementation. The main contribution of this work is represented by the utilization of modern FPGA DSP block for performing both mantissa multiplication and mantissa accumulation. In order to use the DSP block for these operations, the alignment right shifts are performed before the multiply-add stage: a right shift on one of the multiplicand, and, a left shift for the other. This results in efficient DSP usage; thus both cost savings and higher performance (high working frequencies and low latencies) are targeted for MAC operations.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 4; 159-163
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
At the Roots of Mathematics in the Lithuanian Language: Mathematics Textbooks by President Antanas Smetona
Autorzy:
Banionis, Juozas
Powiązania:
https://bibliotekanauki.pl/articles/2012071.pdf
Data publikacji:
2019
Wydawca:
Polskie Towarzystwo Matematyczne
Tematy:
theory of arithmetic
theory of algebra
Lithuanian terminology of mathematics
high school (gymnasium)
arytmetyka
algebra
litewska terminologia matematyczna
szkoły średnie (gimnazja)
Opis:
The article discusses circumstances under which arithmetic and algebra textbooks were written by A. Smetona, future president of Lithuania and a member of the Textbook Publishing Commission under the Lithuanian Scholarly Assembly. The main features of publications for developing Lithuanian gymnasiums of that time and their importance in the history of Lithuanian education. 
Artykuł omawia okoliczności, w jakich podręczniki arytmetyki i algebry zostały napisane przez A.~Smetonę, przyszłego prezydenta Litwy i członka Komisji Publikacji Podręczników w ramach Litewskiego Zgromadzenia Naukowego. Główny cel publikacji to przedstawienie znaczenia tych książek dla rozwoju ówczesnych gimnazjów litewskich oraz ich historycznej roli w edukacji litewskiej.
Źródło:
Antiquitates Mathematicae; 2019, 13; 51-65
1898-5203
2353-8813
Pojawia się w:
Antiquitates Mathematicae
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Niepewność estymacji izolacyjności akustycznej przegród
Uncertainty of sound insulation estimation
Autorzy:
Batko, W.
Powiązania:
https://bibliotekanauki.pl/articles/153505.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
ocena niepewności
redukcyjna arytmetyka interwałowa
izolacyjność akustyczna
uncertainty evaluation
reductive interval arithmetic
sound insulation
Opis:
W artykule przedstawiono sposób wyrażania niepewności estymacji izolacyjności akustycznej, oparty na redukcyjnej arytmetyce interwałowej. Zaproponowano rozwiązanie pozwalające na wyznaczenie zakresu możliwego błędu estymacji, przy uwzględnieniu możliwych rozbieżności w wartościach parametrów wejściowych. Zaproponowana metoda wskazuje na możliwość spójnej oceny różnych kategorii błędów, uzupełnia lukę formalną z jaka mamy do czynienia w praktycznym stosowaniu zaleceń przewodnika niepewności [1].
This paper presents the method for estimating the uncertainty of sound insulation of partitions based on the reductive interval arithmetic [4]. The variability ranges of input parameters were presented as interval numbers (Fig. 1). Based on the determined intervals, the sound insulation of partition was determined by performing operations on the interval numbers. As a result, there was obtained a range of variations of sound insulation as a function of frequency (Fig. 2). The proposed arithmetic allows determining the range of a possible estimation error of the parameter analyzed, when taking into account possible differences in the values of input parameters. The distribution of errors is asymmetric. The proposed method for evaluating the uncertainty shows the possibility of coherent assessment of various categories of errors, thereby fills the formal gap which exists in practical application of the recommendations of the Guide to the Expression of Uncertainty in Measurement [1].
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 1, 1; 26-27
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Nowa metoda oceny niepewności identyfikacji źródeł hałasu
A new method for uncertainty assessment of noise source identification
Autorzy:
Batko, W.
Pawlik, P.
Powiązania:
https://bibliotekanauki.pl/articles/151148.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
ocena niepewności
arytmetyka przedziałowa
identyfikacja źródeł hałasu
ocena zagrożeń hałasu
wibroakustyka
uncertainty assessment
interval arithmetic
noise source identification
noise hazard estimation
vibroacoustics
Opis:
W artykule przedstawiono nową metodę oceny niepewności estymacji poziomu dźwięku pochodzącego od identyfikowanych źródeł oraz tła akustycznego. Wykorzystano metodę eliminacji w celu zbadania wpływu poszczególnych źródeł na sumaryczny poziom hałasu. Operacje matematyczne opisujące wykorzystaną metodykę obliczeniową, przeprowadzono w formalizmie redukcyjnej arytmetyki przedziałowej, w celu oceny wpływu niepewności pomiarowej na wyniki obliczeń. W artykule przedstawiono ogólny schemat oceny niepewności, dający możliwość uwzględnienia informacji probabilistycznej związanej z wynikami pomiaru. Zaproponowane rozwiązanie oparto na pomiarach zrealizowanych w warunkach laboratoryjnych.
A new method for uncertainty assessment of the sound level originated from identified noise sources and their acoustic background is presented in the paper. The elimination method [1] was applied in order to investigate influence of individual sources on the cumulative noise level. Mathematical operations describing the used computational method were performed in the reduction interval arithmetic formalism [6] to assess the influence of the measuring uncertainty on the calculation results. The measurement values of the total noise level and the noise levels characteristic for disconnections of successive noise sources were presented in the interval numbers. These numbers contain the measurement values and the uncertainty (Tab. 2). The authors determined the ranges of variation for estimates of the noise levels by individual sources and the background noise using the reductive interval arithmetic (Tab. 3). The general uncertainty estimation scheme presented in the paper provides the possibility of taking into account probabilistic information related to the obtained results. The proposed solution was based on measurements realised under laboratory conditions.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 6, 6; 529-531
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modelling of transient heat transport in two-layered crystalline solid films using the interval lattice Boltzmann method
Autorzy:
Belkhayat-Piasecka, A.
Korczak, A.
Powiązania:
https://bibliotekanauki.pl/articles/122574.pdf
Data publikacji:
2017
Wydawca:
Politechnika Częstochowska. Wydawnictwo Politechniki Częstochowskiej
Tematy:
Boltzmann transport equation
interval lattice Boltzmann method
directed interval arithmetic
równanie transportu Boltzmanna
interwałowa metoda siatek Boltzmanna
skierowana arytmetyka interwałowa
Opis:
In the paper, the numerical modelling of heat transfer in one-dimensional crystalline solid films is considered. A generalized two-layer problem is described by the Boltzmann transport equations transformed in the phonon energy density equations supplemented by the adequate boundary-initial conditions. Such an approach in which the parameters appearing in the problem analysed are treated as the constant values is widely used, but in this paper the interval values of relaxation time and the boundary condition for silicon and diamond are taken into account. The problem formulated has been solved by means of the interval lattice Boltzmann method using the rules of directed interval arithmetic. In the final part of the paper the results of numerical computations are presented.
Źródło:
Journal of Applied Mathematics and Computational Mechanics; 2017, 16, 4; 57-65
2299-9965
Pojawia się w:
Journal of Applied Mathematics and Computational Mechanics
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Realization of multiplexer logic-based 2-D block firfilter using distributed arithmetic
Autorzy:
Chowdari, Ch. Pratyusha
Seventline, J. Beatrice
Powiązania:
https://bibliotekanauki.pl/articles/38699398.pdf
Data publikacji:
2023
Wydawca:
Instytut Podstawowych Problemów Techniki PAN
Tematy:
2-D FIR filter
switching-based LUT
distributed arithmetic
block processing
2-D FIR filtr
arytmetyka rozproszona
przetwarzanie blokowe
Opis:
This paper presents a novel systolic two-dimensional (2D) block finite impulse response(FIR) filter architecture using a distributed arithmetic (DA)-based multiplexer look-uptable (DA-MUX-LUT). The proposed DA-MUX-LUT architecture computes the instan-taneous partial-product using the bit vector. The switching-based LUT replaces memory-based structures and reduces hardware complexity. Block processing allows memory reuse,which reduces the number of registers to store the previous input samples. Parallel addersare substituted by a modified carry look-ahead adder (MCLA), which minimizes the delay.Moreover, a resource-sharing concept is introduced to the DA-MUX-LUT block that drastically reduces the adder requirement. The application specific integrated circuit (ASIC)synthesis results show that the proposed DA-MUX-LUT-based 2-D block FIR filter forfilter size 8x8 and block size 4 has 31.22% less delay, 28.66% less area-delay product(ADP), 37.70% less power-delay product (PDP), and occupies almost the same area thanthe existing architecture.
Źródło:
Computer Assisted Methods in Engineering and Science; 2023, 30, 1; 89-103
2299-3649
Pojawia się w:
Computer Assisted Methods in Engineering and Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zbadanie możliwości zastosowania arytmetyki interwałowej do wyznaczania sprawności silników indukcyjnych
Research of possibilities of interval arithmetic application to induction motors efficiency determination
Autorzy:
Dąbała, K.
Powiązania:
https://bibliotekanauki.pl/articles/1373739.pdf
Data publikacji:
2009
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
silnik indukcyjny
sprawność silnika
arytmetyka interwałowa
Opis:
There was done a literature insight into interval arithmetic: its historical development, interval notations used by different authors, definitions and theorems. The interval set with operations was classified as an appropriate algebra structure. It was given the traps of interval arithmetic. On the example of electric circuit there was shown a dependence of the interval arithmetic calculation result on the function form. There was done a comparative analysis of efficiency measurement uncertainty determination of induction motors using classical and interval methods.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2009, 84; 39-44
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Arytmetyka finansowa dla studentów wydziałów inżynierskich politechniki łódzkiej. Doświadczenia po dwóch latach prowadzenia przedmiotu
Financial arithmetic for students of engineering departments of the Lodz University of Technology. Experience after two years of teaching the course
Autorzy:
Długosz, Renata
Lindner, Monika
Powiązania:
https://bibliotekanauki.pl/articles/2031502.pdf
Data publikacji:
2021
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
arytmetyka finansowa
nauka zdalna
Excel
financial arithmetic
remote education
Opis:
W artykule omówiono doświadczenia z dwóch lat prowadzenia przedmiotu „Arytmetyka finansowa” dla studentów wybranych kierunków na Wydziale Budownictwa, Architektury i Inżynierii Środowiska Politechniki Łódzkiej. Przedstawiono trudności i pomysły na ich przezwyciężenie, przede wszystkim w kontekście pracy zdalnej. Podano sposoby motywowania studentów pokolenia Z (ery cyfrowej) do aktywnego udziału w procesie zdalnego uczenia się.
In the article the experience of two years of teaching the "Financial Arithmetic" course for students of selected faculties at the Faculty of Civil Engineering, Architecture and Environmental Engineering of the Łódź University of Technology is discussed. The authors were teaching this subject for two consecutive years. Due to the pandemic, the learning was conducted remotely. This resulted in many additional difficulties, including keeping students engaged and fair verification of their achievements. On the other hand, the fact that each of the students had their own computer with an accessible spreadsheet let the teachers to expand the practical part significantly. In the article difficulties and ideas for overcoming them were presented, mainly in the context of remote work. Some ways of motivating students of "Z generation" to actively participate in the process were given. Between them the project of the construction of student's own business plan was tested and described. The last part of the article presents plans for future improvements.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2021, 72; 29-32
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Application of Interval Arithmetic to Production Planning in a Foundry
Autorzy:
Duda, J.
Stawowy, A.
Powiązania:
https://bibliotekanauki.pl/articles/382782.pdf
Data publikacji:
2017
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
foundry industry
application of IT
production planning
scheduling
uncertainty
interval arithmetic
przemysł odlewniczy
zastosowanie IT
planowanie produkcji
harmonogram
arytmetyka interwencyjna
Opis:
A novel approach for treating the uncertainty about the real levels of finished products during production planning and scheduling process is presented in the paper. Interval arithmetic is used to describe uncertainty concerning the production that was planned to cover potential defective products, but meets customer’s quality requirement and can be delivered as fully valuable products. Interval lot sizing and scheduling model to solve this problem is proposed, then a dedicated version of genetic algorithm that is able to deal with interval arithmetic is used to solve the test problems taken from a real world example described in the literature. The achieved results are compared with a standard approach in which no uncertainty about real production of valuable castings is considered. It has been shown that interval arithmetic can be a valuable method for modeling uncertainty, and proposed approach can provide more accurate information to the planners allowing them to take more tailored decisions.
Źródło:
Archives of Foundry Engineering; 2017, 17, 1; 41-44
1897-3310
2299-2944
Pojawia się w:
Archives of Foundry Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Kontrola dokładności numerycznego przetwarzania danych pomiarowych
Calculation accuracy check in computer processing of measurement data
Autorzy:
Górka, P.
Powiązania:
https://bibliotekanauki.pl/articles/157094.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
arytmetyka przedziałowa
metody numeryczne
analiza błędów
kontrola dokładności obliczeń
przetwarzanie danych pomiarowych
błędy obliczeń
programowanie
interval arithmetic
interval computations
numerical methods
error analysis
calculation accuracy check
measurement data processing
calculation error
programming
Opis:
W artykule przedstawiono wybrane metody automatycznej kontroli dokładności obliczeń w procesie przetwarzania danych pomiarowych. Metody te powinny - w założeniu - uwzględniać dokładność wyników pomiarów, jak i błędy numeryczne. Najwięcej uwagi poświęcono omówieniu możliwości zastosowania arytmetyki przedziałowej jako najbardziej uniwersalnej metody kontroli dokładności obliczeń. Przedstawiono zasady jej stosowania, zalety jak i uwagi dotyczące ominięcia jej mankamentów.
The paper presents some methods of the automatic accuracy check of calculations performed during computer processing of measurement data. The mentioned methods should take into account the measurement data accuracy and numerical errors. The paper discusses mainly the interval arithmetic method which appears as the most universal one. The basis of the method, its advantages and possibility to avoid some problems which can be connected with the use of interval arithmetic are presented as well.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 12, 12; 854-856
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementation and parallel cryptanalysis of MASH hash function family
Implementacja i równoległa kryptoanaliza funkcji skrótu z rodziny MASH
Autorzy:
Grądzki, M.
Powiązania:
https://bibliotekanauki.pl/articles/209748.pdf
Data publikacji:
2011
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
funkcje skrótu
poszukiwanie kolizji
arytmetyka modularna
obliczenia równoległe
hash functions
collision search
modular arithmetic
parallel computing
Opis:
In the article, two Java implementations of the MASH hash function family are presented. The first uses standard classes, the second custom class with optimized execution time and memory consumption. Fast and low memory implementations of MASH hash functions allowed to utilize full power of 368-core Azul Compute Appliance to perform parallel collision search using distinguished points method.
W artykule przedstawiono dwie implementacje funkcji skrótu z rodziny MASH wykonane w języku Java. Pierwsza z nich wykorzystuje standardowe klasy, druga klasę zoptymalizowaną pod względem szybkości działania i zużycia pamięci. Szybkie i oszczędne pamięciowo implementacje funkcji skrótu z rodziny MASH pozwoliły wykorzystać pełne możliwości 368-rdzeniowego Urządzenia Przetwarzającego Azul do równoległego znajdowania kolizji metodą punktów rozróżnialnych.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2011, 60, 3; 365-377
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Hardware implementation of hyperbolic tangent and sigmoid activation functions
Autorzy:
Hajduk, Z.
Powiązania:
https://bibliotekanauki.pl/articles/200063.pdf
Data publikacji:
2018
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
FPGA
hyperbolic tangent
sigmoid
floating point arithmetic
tangens hiperboliczny
arytmetyka zmiennoprzecinkowa
funkcja sigmoidalna
Opis:
This paper presents the high accuracy hardware implementation of the hyperbolic tangent and sigmoid activation functions for artificial neural networks. A kind of a direct implementation of the functions in a few different versions is proposed and investigated both by software and hardware modeling. A single precision floating point arithmetic is applied. Apart from conventional design style with hardware description language coding, high level synthesis design techniques with the Matlab HDL coder and Xilinx Vivado HLS have also been investigated.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2018, 66, 5; 563-577
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmiennoprzecinkowa jednostka arytmetyczna dla sprzętowej maszyny wirtualnej
A floating point unit for the hardware virtual machine
Autorzy:
Hajduk, Z.
Powiązania:
https://bibliotekanauki.pl/articles/156437.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy FPGA
arytmetyka zmiennoprzecinkowa
field programmable gate array (FPGA)
floating point arithmetic
Opis:
W artykule omówiono, opracowaną dla struktur FPGA, implementację układów realizujących podstawowe operacje arytmetyki zmiennoprzecinkowej. Implementacja charakteryzuje się pewnym kompromisem pomiędzy zapotrzebowaniem na zasoby logiczne układu programowalnego a szybkością realizacji operacji arytmetycznych określoną przez liczbę taktów zegara niezbędną do wykonania operacji. Wspomniane układy zostały wykorzystane jako zasadnicze komponenty zmiennoprzecinkowej jednostki arytmetycznej przeznaczonej dla sprzętowej maszyny wirtualnej. Maszyna ta, implementowana w układach FPGA, jest specjalizowanym mikrokontrolerem wykonującym pośredni kod wykonywalny generowany przez kompilator środowiska inżynierskiego CPDev, przeznaczonego do projektowania oprogramowania sterowników przemysłowych. Wykonane testy wydajności maszyny sprzętowej wyposażonej w zmiennoprzecinkową jednostkę arytmetyczną wskazują, że jest ona średnio kilkadziesiąt razy szybsza od dotychczas istniejących realizacji programowych, wykorzystujących popularne mikrokontrolery AVR i ARM.
Under the CPDev (Control Program Developer) engineering environment, programs written in one of the languages defined in the IEC 61131-3 standard are compiled into the universal intermediate code executed on the side of programmable controllers by the virtual machines [9]. There are software implemented virtual machines, dedicated for the platform with popular AVR and ARM microcontrollers, and also there is a recently developed hardware virtual machine implemented using FPGA devices [2]. The hardware virtual machine, which in fact is a specialized microcontroller described in the Verilog Hardware Description Language [3], is several dozen times faster then its software counterparts [2]. But the main drawback of the existing hardware virtual machine is a lack of the ability of executing the floating point computations. The paper presents an architecture of the floating point arithmetic unit accomplishing basic floating point operation, designed for the hardware virtual machine. There are quite a lot of publications concerning FPGA implementation of the floating point arithmetic, for instance [6, 7, 8, 10, 11]. In this paper the realization of basic float-ing point operation, balanced between logic resources requirements and speed of computing (defined by the number of clock cycles necessary to end up a floating point operation), is presented. Figs. 1 and 2 show a simplified micro-architecture of the single precision (according to IEEE 754-1985 standard [5]) floating point multiplier and adder. A floating point divider has roughly the same structure as the multiplier - it differs in states functions performed by some blocks. A few different realizations of the multiplier and adder unit were designed - the details are presented in Tabs. 1 and 3. The general trend is as follows: a shorter clock cycle necessary to execute the operation needs more logic resources of FPGA. A floating point unit for the hardware virtual machine was designed based on the floating point multiplier, divider and adder blocks. Apart from the mentioned above basic floating point operation, the floating point unit also performs operations like: comparison and relation (equals, not equals, more than, more than or equal etc.), absolute value, negation, integer value to floating point value conversion, floating point to integer conversion (rounding, truncating) and some functions fetched from IEC 61131-3 standard like MIN, MAX, LIMIT. To compare performance of the hardware virtual machine equipped with the floating point unit and its software counterparts, the Whetstone based benchmark [1] was written in ST language. The test results are given in Tab. 4. The hardware virtual machine (implemented using Xilinx Spartan 3-AN FPGA XC3S1400AN-4FGG676) is several times faster than the software one implemented on AVR and ARM microcontrollers, and even a little bit faster than the PC based virtual machine (under .NET environment).
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 82-85
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Une remarque sur la limite des nombres ordinaux
Autorzy:
Hoborski, Antoni
Powiązania:
https://bibliotekanauki.pl/articles/1385898.pdf
Data publikacji:
1921
Wydawca:
Polska Akademia Nauk. Instytut Matematyczny PAN
Tematy:
teoria mnogości
arytmetyka pozaskończona
ciąg fundamentalny
ciąg Cauchy'ego
liczby porządkowe
Opis:
Le but de cette note est de démontrer le théorème: Si ${α_i}$ et ${α_i + β}$ sont deux suites fondamentales, on a: $Lim α_i = Lim (α_i + β)$.
Źródło:
Fundamenta Mathematicae; 1921, 2, 1; 193-198
0016-2736
Pojawia się w:
Fundamenta Mathematicae
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Selected application of the Chinese remainder theorem in multiparty computation
Autorzy:
Jakubski, A.
Powiązania:
https://bibliotekanauki.pl/articles/122387.pdf
Data publikacji:
2016
Wydawca:
Politechnika Częstochowska. Wydawnictwo Politechniki Częstochowskiej
Tematy:
multiparty cryptography
secret sharing
distributed algorithms
modular arithmetic
kryptografia wielopartyjna
algorytmy rozproszone
arytmetyka modularna
Opis:
In this paper we present protocols checking the equality of two distributed numbers and calculation of the product in such a way that the distributed numbers are unknown to anyone. The presented protocols use the Chinese Remainder Theorem. As a result, the obtained protocols have many interesting cryptographic features.
Źródło:
Journal of Applied Mathematics and Computational Mechanics; 2016, 15, 1; 39-47
2299-9965
Pojawia się w:
Journal of Applied Mathematics and Computational Mechanics
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 57

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies