Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "VCO" wg kryterium: Temat


Wyświetlanie 1-8 z 8
Tytuł:
A comparative study on transformer and inductor based LC tanks for VCOs
Autorzy:
Duarte, R.
Fernandes, J. R.
Powiązania:
https://bibliotekanauki.pl/articles/397839.pdf
Data publikacji:
2010
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
RF (częstotliwość radioelektryczna)
VCO (generator sterowany napięciowo)
RF (radio frequency)
VCO ( voltage controlled oscillators)
PLL
Opis:
This paper presents a detailed comparative study of two different approaches to implement the resonator found in radio frequency (RF) voltage controlled oscillators (VCOs). An inductor LC tank VCO and a transformer LC tank VCO are compared in terms of phase noise, power consumption, tuning range and circuit area. Conclusions about the use of each approach depending on the design goals are presented.
Źródło:
International Journal of Microelectronics and Computer Science; 2010, 1, 1; 37-41
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Thermal analysis of CMOS voltage-controlled oscillators
Analizy termiczne generatorów przestrajanych napięciem
Autorzy:
Frankiewicz, M.
Kos, A.
Powiązania:
https://bibliotekanauki.pl/articles/408120.pdf
Data publikacji:
2012
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
VCO
układy rezonansowe
generatory pierścieniowe
CMOS
temperatura
LC
RO
temperature
Opis:
The paper presents impact of chip temperature on frequency generated by Voltage-Controlled Oscillators. Three different CMOS structures have been tested. Resonant cross-coupled oscillator was designed and fabricated in AMS 0.35 žm (3.3 V) technology and has at ambient temperature the frequency range from 2.2 to 2.5 MHz. Two different ring oscillators were designed in UMC 0.18 žm (1.8 V) technology and have at ambient temperature the frequency range respectively from 0.6 to 2.8 GHz and from 0.4 to 1.9 GHz. All circuits were designed using full-custom technique. Influence of temperature to tuning range and power consumption has been investigated.
Artykuł przedstawia wpływ temperatury na działanie generatorów przestrajanych napięciem VCO. Przebadane zostały trzy różne struktury układów CMOS. Generator rezonansowy został zaprojektowany i sfabrykowany w technologii AMS 0,35 žm (3,3 V) i w temperaturze pokojowej generuje częstotliwości z zakresu ad 2,2 do 2,5 MHz. Dwa odmienne generatory pierścieniowe zostały zaprojektowane w technologii UMC 0,18 žm (1,8 V) i generują częstotliwości z zakresu odpowiednio od 0,6 do 2,8 GHz oraz od 0,4 do 1,9 GHz. Wszystkie układy zostały zaprojektowane techniką full-custom. Przetestowane zostało oddziaływanie termiczne na zakres przestrajania oraz pobór mocy generatorów.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2012, 4b; 3-6
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Active Inductor with Feedback Resistor Based Voltage Controlled Oscillator Design for Wireless Applications
Autorzy:
Faruqe, Omar
Amin, Md. Tawfiq
Powiązania:
https://bibliotekanauki.pl/articles/226124.pdf
Data publikacji:
2019
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
VCO
active inductor
inductance
quality factor
phase noise
figure-of-merit
Opis:
This paper presents active inductor based VCO design for wireless applications based on analysis of active inductor models (Weng-Kuo Cascode active inductor & Liang Regular Cascode active inductor) with feedback resistor technique. Embedment of feedback resistor results in the increment of inductance as well as the quality factor whereas the values are 125.6@2.4GHz (Liang) and 98.7@3.4GHz (Weng- Kuo). The Weng-Kuo active inductor based VCO shows a tuning frequency of 1.765GHz ~2.430GHz (31.7%), while consuming a power of 2.60 mW and phase noise of -84.15 dBc/Hz@1MHz offset. On the other hand, Liang active inductor based VCO shows a frequency range of 1.897GHz ~2.522GHz (28.28%), while consuming a power of 1.40 mW and phase noise of -80.79 dBc/Hz@1MHz offset. Comparing Figure-of-Merit (FoM), power consumption, output power and stability in performance, designed active inductor based VCOs outperform with the state-of-the-art.
Źródło:
International Journal of Electronics and Telecommunications; 2019, 65, 1; 57-64
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A low-jitter, full-differential PLL in 0.18μm CMOS technology
Autorzy:
Modarresi, F.
Ghasemzadeh, M.
Mazlumi, M.
Amini, A.
Abolfathi, T.
Powiązania:
https://bibliotekanauki.pl/articles/397765.pdf
Data publikacji:
2016
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
full differential PLL
PFD
VCO
low jitter
CPL
pętla synchronizacji fazy
PLL
generator sterowany napięciem
niski jitter
Opis:
This paper presents a Phase Locked Loop (PLL) which works with minimum jitter in the operation frequency range of 600MHZ to 900MHZ. Utilizing a full differential architecture that consists of several blocks of differential VCO, a differential PFD and a differential CPL leads to limiting the RMS jitter to 4.06ps, with 50mV power supply noise in the frequency range of 750MHz. Simulation results using 0.18μm CMOS TSMC standard technology demonstrate the power-consumption of 4.6mW at the supply voltage of 1.8V.
Źródło:
International Journal of Microelectronics and Computer Science; 2016, 7, 4; 119-122
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
An accurate prediction of high-frequency circuit behaviour
Autorzy:
Yoshitomi, S.
Kimijima, H.
Kojima, K.
Kokatsu, H.
Powiązania:
https://bibliotekanauki.pl/articles/308807.pdf
Data publikacji:
2005
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
electro-magnetic simulation
SPICE
circuit test structure
RF CMOS
EKV2.6-MOS model
spiral inductor
CMOS VCO
Opis:
An accurate way to predict the behaviour of an RF analogue circuit is presented. A lot of effort is required to eliminate the inaccuracies that may generate the deviation between simulation and measurement. Efficient use of computer-aided design and incorporation of as many physical effects as possible overcomes this problem. Improvement of transistor modelling is essential, but there are many other unsolved problems affecting the accuracy of RF analogue circuit modelling. In this paper, the way of selection of accurate transistor model and the extraction of parasitic elements from the physical layout, as well as implementation to the circuit simulation will be presented using two CMOS circuit examples: an amplifier and a voltage controlled oscillator (VCO). New simulation technique, electro-magnetic (EM)-co-simulation is introduced.
Źródło:
Journal of Telecommunications and Information Technology; 2005, 1; 47-62
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A 800 µW 1 GHz Charge Pump Based Phase-Locked Loop in Submicron CMOS Process
Autorzy:
Zaziabl, A. J.
Powiązania:
https://bibliotekanauki.pl/articles/226693.pdf
Data publikacji:
2010
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
charge pump phase-locked loop
CPPLL
phase-locked loop
PLL
frequency multiplication
VCO
CCO
charge pump
PFD
V-I converter
Opis:
Demand of modern measurement systems in submicron CMOS process introduced new challenges in design of low power high frequency clock generation systems. Technical possibilities for clock generation using classical oscillator based on a quartz filter is limited to tens of megahertz. Thus, 1 GHz clock generation is not possible without a frequency multiplier system. It is difficult to achieve, because in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power charge pump phase-locked loop (CPPLL) with the center frequency of 1 GHz. It combines various modern circuit techniques, whose main aim is to lower power consumption, which is below 800µW for the whole PLL, while maintaining good noise properties, where the jitter rms is 8.87 ps. The proposed phase-locked loop is designed in 0.18 µm CMOS process.
Źródło:
International Journal of Electronics and Telecommunications; 2010, 56, 4; 411-416
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Loop Gain of the Common-Drain Colpitts Oscillator
Autorzy:
Kazimierczuk, M. K.
Murthy-Bellur, D.
Powiązania:
https://bibliotekanauki.pl/articles/226711.pdf
Data publikacji:
2010
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
band-pass feedback networks
Colpitts oscillator
common-drain amplifier
location of poles
loop gain
oscillation conditions
positive feedback
resonant oscillators
tuned oscillators
voltage-controlled oscillators (VCO)
Opis:
This paper presents the derivations of the voltage transfer functions of the amplifier A, the feedback network β, and the loop gain Τ of the common-drain (CD) Colpitts oscillator, using the small-signal model of the CD Colpitts oscillator. The derivation of the characteristic equation of the CD Colpitts oscillator is presented. Using the characteristic equation, the equation for the oscillation frequency of the sinusoidal output voltage and the condition for steady-state oscillation are derived. The characteristic equation is used to obtain a plot of trajectories of the poles of the CD Colpitts oscillator by varying the MOSFET small-signal transconductance gm. The locations of the complex conjugate poles depicting starting and steady-state conditions for oscillations are also presented.
Źródło:
International Journal of Electronics and Telecommunications; 2010, 56, 4; 423-426
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Niskomocowy generator przestrajany napięciem na częstotliwość 1 GHz jako kluczowa
Low power 1 GHz voltage controlled oscillator as a key part of phase locked loop system in 0.18 žm CMOS process
Autorzy:
Zaziąbł, A.
Powiązania:
https://bibliotekanauki.pl/articles/152667.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
Generator przestrajany napięciem
Generator przestrajany prądem
Konwerter napięcie prąd
pętla fazowa
Multiplikacja częstotliwości
Voltage controlled oscillator
VCO
Current controlled oscillator
CCO
V-I converter
phase locked loop
PLL
frequency multiplication
Opis:
Wymagania współczesnych systemów pomiarowych kierują nowe wyzwania w projektowaniu niskomocowych układów zegarowych wysokich częstotliwości. Możliwości techniczne wytworzenia sygnału przy użyciu klasycznego generatora opartego o filtr kwarcowy są ograniczone do kilkudziesięciu megaherców. Zatem taktowanie układów w zakresie gigahercowym nie jest możliwe bez systemu multiplikacji częstotliwości. Proponowanym rozwiązaniem jest pętla fazowa, której głównym blokiem jest niskoszumny generator przestrajany napięciem. Pobór mocy generatora jest poniżej 300 žW, przy zachowaniu dobrych właściwości szumo-wych, gdzie drżenie fazy jest na poziomie 1,25 ps. Proponowany generator został zaprojektowany w technologii 0,18 žm CMOS.
Demand of modern measurement systems in nuclear science is guided the new challenges in design of low power high frequency clock generation systems. A technical possibility for clock generation using the classical generator based on a quartz filter is limited to tens of megahertz. Thus, the 1 GHz clock generation is not possible without a frequency multiplier system. The task is so difficult to realise, because made in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power voltage controlled oscillator with the center frequency of 1 GHz and pseudo-differential architecture, resistant to process variations and cooperating with charge pump phase locked loop. Power consumption of VCO is below 300 žW, while maintaining good noise properties, where the jitter is 1.25 ps. The proposed generator is designed in 0.18 žm CMOS technology. In this paper the first section describes the architecture of the phase locked loop for which the presented VCO is suited. Then all the functional blocks of the generator are described in detail including a current controlled oscillator, V-I converter and differential to single ended converter. In the last section the simulation results and the method of process variation minimisation are given.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 918-921
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-8 z 8

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies