Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "UML activity diagrams" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-11 z 11
    Tytuł:
    Diagramy aktywności języka UML i sieci Petriego w systemach sterowania binarnego - od transformacji do weryfikacji
    UML activity diagrams and Petri nets in binary control systems - from transformation to verification
    Autorzy:
    Grobelny, M.
    Grobelna, I.
    Powiązania:
    https://bibliotekanauki.pl/articles/158260.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    diagramy aktywności UML
    sieci Petriego
    weryfikacja modelowa
    UML activity diagrams
    Petri nets
    model checking
    Opis:
    Język UML jest technologią powszechnie stosowaną w świecie naukowym oraz w przemyśle. Sieci Petriego są modelem matematycznym ogólnego zastosowania ugruntowanym od wielu lat. Obie te techniki doskonale nadają się do specyfikacji procesów sterowania. Jednakże jako odmienne, każda z nich posiada unikatowe właściwości. Technika weryfikacji modelowej jest jedną z metod formalnej weryfikacji specyfikacji pozwalającą na zdiagnozowanie błędów w specyfikacji wymagań albo w opisie modelu. Artykuł przedstawia metodę transformacji pomiędzy obiema wymienionymi technikami specyfikacji w celu formalnej weryfikacji projektu sterowania opisanego w języku UML.
    Unified Modeling Language (UML) [1-3, 5, 6-8] is commonly used in scientific and industrial world. Petri nets [9] are mathematical model used for a long period of time. Both techniques are well suited for control processes specification. However, they are quite different. Each technique has its own unique properties. Model checking technique [14-17] is one of formal verification methods [18] for specifications. It allows detecting errors either in requirements specification or in model description. The paper presents the method for transformation between both mentioned specification techniques - from UML activity diagram (Fig. 1) to Petri net (Fig. 4), using some defined rules [10, 11]. Mapping of particular elements is presented in Table 1. Petri net after direct transformation may include redundant places which can be after-wards removed. Then, it is possible to formally verify control process described in UML. The proposed model checker tool is NuSMV [20]. NuSMV (Fig. 5) compares model description (Fig. 6 - 8) and requirements (Fig. 9) which have to be fulfilled. The requirements are defined using temporal logic. If a specified requirement may not be fulfilled, appropriate counterexamples are generated (Fig. 10) which allow detecting an error source. Then, the specification can be corrected and model checking process can start again, sometimes including only the particular part of a designed system.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1154-1158
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Weryfikacja modelowa hierarchicznej specyfikacji sterownika logicznego
    Model checking of hierarchical logic controller specification
    Autorzy:
    Grobelna, I.
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/153829.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    hierarchia
    interpretowane sieci Petriego
    diagramy aktywności UML
    weryfikacja modelowa
    hierarchy
    interpreted Petri nets
    UML activity diagrams
    model checking
    Opis:
    Specyfikacja zachowania projektowanego urządzenia powinna uwzględniać wszystkie elementy behawioralne. Z uwagi na złożoność projektowanych systemów szczególnie istotną rolę odgrywa możliwość dekompozycji. Z wykorzystaniem hierarchii można podzielić specyfikację na logiczne elementy połączone ze sobą na diagramach wyższego poziomu. W artykule przedstawiono zagadnienia związane z formalną weryfikacją hierarchicznych specyfikacji sterownika logicznego wyrażonych za pomocą interpretowanych sieci Petriego oraz diagramów aktywności języka UML.
    Specification of a designed logic controller should include all behavioral aspects. By complex systems design decomposition is especially valuable. Specification can be divided into parts using hierarchy. Logical elements are joined together at higher-level diagrams. The paper focuses on formal verification [1] of logic controller hierarchical specification by means of UML activity diagrams and interpreted Petri nets. Although hierarchy itself is presented in the considered specification techniques in different ways (complex activities by UML activity diagrams and macro-places/ macrotransitions by Petri nets), it is possible to use both techniques together in one project and to transform anytime one diagram into the another [5, 9, 10] (example in Figs. 1 and 2). In the transformation process, UML activity diagram actions correspond to Petri net transitions [7, 8]. Model checking [2, 3] of hierarchical specification can be performed step by step, e.g. by means of the NuSMV tool [11]. Rule-based specification (based on a Petri net) can be checked against behavioral properties [12, 13] expressed by temporal logic formulas [4]. Macroplaces can be verified separately (Fig. 3 considering local properties) and/or concurrently (Fig. 4, Fig. 5 considering mutual correlation and global properties). Next, the whole Petri net with macroplaces can be checked (Fig. 6). Sometimes it is convenient to verify a complete net (not hierarchical), like in [14]. Formal verification of specification can significantly increase its quality, and the support for hierarchy simplifies complex systems verification.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 796-798
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Weryfikowanie specyfikacji wymagań sterownika logicznego za pomocą diagramów aktywności UML, logiki temporalnej LTL i środowiska NuSMV
    Verification of logic controller requirements specification by means of UML activity diagrams, LTL temporal logic and NuSMV tool
    Autorzy:
    Grobelna, I.
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/277589.pdf
    Data publikacji:
    2013
    Wydawca:
    Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
    Tematy:
    diagramy aktywności UML
    specyfikacja
    model logiczny
    weryfikacja modelowa
    logika temporalna
    UML activity diagrams
    specification
    logical model
    model checking
    temporal logic
    Opis:
    W artykule przedstawiono ideę zastosowania diagramów aktywności UML do specyfikacji wymagań dotyczących zachowania sterownika logicznego. Lista wymagań podlegających weryfikacji zwykle definiowana jest bezpośrednio za pomocą formuł logiki temporalnej. Użycie przyjaznych dla użytkownika, powszechnie znanych i wykorzystywanych diagramów pozwala na prostsze i bardziej intuicyjne zapisanie wymagań. Diagramy są następnie formalnie przekształcane do formuł liniowej logiki temporalnej (LTL).
    The article introduces an idea to use UML activity diagrams [1-5] for specification of requirements regarding logic controller behavior. Requirements list to be verified [14] (using model checking technique [6, 7]) is usually directly defined using temporal logic formulas [12, 15]. Using user-friendly, commonly known and practiced diagrams allows to easier and more intuitively write down the requirements easier and more intuitively. Activity diagrams are then formally transformed into linear temporal logic (LTL) formulas. In this paper some sample UML activity diagrams which specify global properties are presented, together with their interpretation using LTL logic. To perform model checking process, model description (based i.e. on a control interpreted Petri net [8] or indirectly on an UML activity diagram [11]), and requirements list are needed. Afterwards it is checked, whether defined properties are satisfied in specified model description. If a requirement cannot be fulfilled, appropriate counterexample is generated allowing to localize error source. The article is structured as follows. Section 1 is an introduction. Background of a logic controller specification and its verification is presented in section 2. A novel approach to logic controller requirements definition using activity diagrams is shown in section 3. The paper ends with a short summary.
    Źródło:
    Pomiary Automatyka Robotyka; 2013, 17, 10; 188-192
    1427-9126
    Pojawia się w:
    Pomiary Automatyka Robotyka
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Transformation of UML 2.x activity diagrams into control interpreted Petri nets in hardware behavioural modelling
    Transformacja diagramów aktywności UML 2.x do interpretowanych sieci Petriego sterowania w specyfikacji behawioralnej sprzętu
    Autorzy:
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/159311.pdf
    Data publikacji:
    2011
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
    Tematy:
    sieci Petriego
    diagramy aktywności UML
    transformacja
    sterowanie
    specyfikacja behawioralna sprzętu
    Petri nets
    UML activity diagrams
    transformation
    control process
    hardware behavioural modelling
    Opis:
    Behavioural specification is one of the most important steps in embedded systems design. This phase play a key role cause in this step the shape and behaviour of the final product is established. The process can be realized with use of various technologies and tools supporting the phase. Two of the technologies supporting behavioural modelling are UML activity diagrams and Petri nets. The paper presents transformation of UML activity diagrams into control interpreted Petri nets. Transformation is targeted for project in which both technologies are used in parallel. The system described in the paper is realized as a bridge between mentioned modelling technologies fully supporting automation of the transformation process. Moreover, the system enables use of additional techniques such as formal verification or hardware description language code generation.
    Specyfikacja zachowania systemu jest jednym z kluczowych elementów procesu projektowania sterowników logicznych. Etap ten odrywa ważną rolę ze względu na fakt definiowania kształtu i sposobu zachowania docelowego produktu. Może ona zostać wykonana na wiele sposobów z wykorzystaniem różnych narzędzi wspomagających ten proces. Jednymi z technologii, w których istnieje możliwość opisu zachowania docelowego urządzenia, są diagramy aktywności języka UML i sieci Petriego. Artykuł przedstawia koncepcję transformacji pomiędzy diagramami aktywności języka UML a interpretowanymi sieciami Petriego sterowania. Transformacja dedykowana jest dla projektów, w których inżynierowie wykorzystuję obie wspomniane technologie. Dodatkowo omówiony w artykule system do transformacji ma na celu stworzenie mostu pomiędzy obiema technologiami w pełni automatyzując proces przemieszczania się pomiędzy nimi. Umożliwia on także wykorzystanie dodatkowych narzędzi wspomagających proces projektowania, takich jak formalna weryfikacji czy generowanie kodu w językach opisu sprzętu.
    Źródło:
    Prace Instytutu Elektrotechniki; 2011, 251; 87-95
    0032-6216
    Pojawia się w:
    Prace Instytutu Elektrotechniki
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Problem hierarchii w transformacji diagramów aktywności UML 2.x do sieci Petriego sterowania
    Hierarchy problem in transformation of UML 2.x Activity Diagrams into Control Interpreted Petri Nets
    Autorzy:
    Grobelny, M.
    Grobelna, I.
    Powiązania:
    https://bibliotekanauki.pl/articles/156952.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    diagramy aktywności UML
    sieci Petriego sterowania
    modelowanie behawioralne
    metody formalnej weryfikacji
    UML activity diagrams
    control Petri nets
    behavioral modelling
    formal verification methods
    Opis:
    Proces specyfikacji zachowania odgrywa istotną rolę z powodu określania na tym etapie cech i sposobu funkcjonowania sterownika logicznego. W artykule omówione zostały dwie metody graficznego specyfikowania zachowania sterowników logicznych - diagramy aktywności języka UML 2.x oraz sieci Petriego sterowania. Zaproponowana została metoda transformacji hierarchicznych diagramów aktywności do hierarchicznych sieci Petriego. Dzięki przedstawionej metodzie możliwe jest połączenie zalet obu typów graficznego opisu specyfikacji urządzeń. Dodatkowo, zaproponowana została metoda formalnej weryfikacji hierarchicznej formy specyfikacji umożliwiająca wykrycie potencjalnych błędów na tym wczesnym etapie projektu.
    Behavior specification is one of the most important steps in embedded systems design. It plays a significant role because system properties and functionality are specified in this phase. There exist some techniques which can be helpful for a designer. In the paper two methods for graphical specification of logic controller behavioral specification [1, 2, 6], namely UML 2.x activity diagrams [10] and control Petri nets [11], are considered. A novel transformation method for transformation of hierarchical activity diagrams into hierarchical Petri nets is proposed. The presented method allows combining the advantages of both types of graphical system specification. Additionally, a formal verification method for hierarchical specification form is proposed. It enables detecting potential errors at early stage of system development. Hierarchical form of specification is commonly used in design process. Activity diagrams can include complex actions (Fig. 1) which describe some subprocesses. Petri nets also support hierarchy, but it can be realized in two different forms [9] - as macroplaces or macrotransitions (Fig. 2). According to the transformation method from [3, 8], actions in activity diagrams are interpreted as transitions in Petri net. In hierarchical processes by means of Petri nets two elements, macrotransitions (Fig. 3) and macroplaces (Fig. 4), have to be considered. The macroplace (Fig. 5a) can be surrounded by two transitions (Fig. 5b), decomposed (Fig. 5c), and finally compressed to macrotransition (Fig. 5d), then transformed into complex activity in an UML 2.x activity diagram (Fig. 5e). Verification of both considered specification forms [3] allows comparing two versions of the same behavior description. The model checking technique [4] can be used to verify the whole system or a part of it. Partial verification can be used for hierarchical specifications, as the verification process can be performed step by step (Fig. 6).
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 7, 7; 729-732
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Transformacja diagramów aktywności UML 2.0 do sieci Petriego w systemach sterowania binarnego
    Transformation of UML 2.0 activity diagrams into Petri nets in binary control systems
    Autorzy:
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/154189.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    diagramy aktywności UML 2.0
    sieci Petriego
    UML 2.0 activity diagrams
    Petri nets
    Opis:
    Artykuł zawiera omówienie oraz porównanie dwóch formalnych metod specyfikacji behawioralnej systemów osadzonych - diagramów aktywności języka UML 2.0 oraz sieci Petriego. Przedstawione są podobieństwa oraz różnice pomiędzy nimi. Poruszone jest zagadnienie transformacji pomiędzy dwoma wymienionymi technikami specyfikacji wraz z obrazującym ten proces przykładem. Uwzględniono także problem nadmiarowości sieci Petriego po bezpośredniej transformacji i wynikającą z tego konieczność redukcji miejsc i tranzycji przy zachowaniu jednoznaczności obu diagramów. Artykuł podzielony jest następująco. Rozdział 2 zawiera wprowa-dzenie do diagramów aktywności w UML 2.0. Rozdział 3 przedstawia sieci Petriego. Rozdział 4 porównuje obie metody specyfikacji - diagramy aktywności oraz sieci Petriego. Rozdział 5 porusza zagadnienie transformacji pomiędzy dwoma omawianymi technikami. Rozdział 6 zawiera podsumowanie wcześniejszych rozdziałów oraz wnioski.
    The paper presents and compares two formal behavioural specification methods of embedded systems [1] - activity diagrams of UML specification language [2, 3, 4, 13, 14] and Petri nets [9, 15]. Similarities and differences as well as the aspect of transformation between both specification techniques are concerned. The transformation is explained on the example of a sample control process shown in Fig. 1. Fig. 2 presents the specification using UML activity diagram. The problem of redundant places and transitions after direct transformation from the activity diagram into the Petri net is dealt with. The Petri net after transformation is shown in Fig. 3 (a), while the reduced diagram - in Fig. 3 (b). The paper is divided into sections. Section 1 contains introduction to the topic of embedded system specification techniques. Section 2 presents UML 2.0 activity diagrams with their basic elements. Petri nets and their syntactic are described in Section 3. Section 4 focuses on comparison of both techniques by means of embedded control systems (see [12] for more details). The transformation problem is considered in Section 5. Section 6 summarises and concludes the paper.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 498-500
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Inhibitor and enabling arcs in logic controller design
    Łuki zakazujące i zezwalające w projektowaniu sterowników logicznych
    Autorzy:
    Grobelna, I.
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/153449.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    specyfikacja sterownika logicznego
    formalna weryfikacja
    łuki zakazujące i zezwalające sieci Petriego
    diagramy aktywności języka UML
    logic controller specification
    formal verification
    Petri nets inhibitor and enabling arcs
    UML activity diagrams
    Opis:
    The paper presents a novel approach to rule-based logic controller specification and its verification. The proposed abstract model is suited for formal verification (using model checking technique) as well as for logic synthesis (using hardware description language VHDL). Special focus is put on Interpreted Petri Nets with inhibitor and enabling arcs, their realization in rule-based model and, additionally, their interpretation in another logic controller specification technique - UML Activity Diagrams (version 2.x).
    Artykuł przedstawia nowatorskie podejście do regułowej specyfikacji sterownika logicznego, wraz z jej weryfikacją (walidacją). Proponowany abstrakcyjny model logiczny jest dogodny zarówno do formalnej weryfikacji modelowej, jak również do syntezy logicznej (język opisu sprzętu VHDL). Szczególną uwagę poświęcono łukom zakazującym i zezwalającym interpretowanych sieci Petriego. Po krótkim wprowadzeniu do omawianej tematyki (rozdział 2), przedstawiono przykład interpretowanej sieci Petriego z łukami zakazującymi i zezwalającymi (rys. 1). Podano sposób ich realizacji w abstrakcyjnym modelu logicznym (rozdział 3, schemat kompletnego proponowanego systemu na rys. 2 oraz przykład regułowego modelu sterownika logicznego na rys. 3). Zaproponowano interpretację łuków zakazujących i zezwalających sieci Petriego w innej postaci specyfikacji zachowania sterownika logicznego (rozdział 4) - diagramach aktywności języka UML (w wersji 2.x). Ze względu na bezstanowość diagramów aktywności, nie jest możliwe bezpośrednie odwzorowanie rozpatrywanych łuków. W artykule zaproponowano dwa rozwiązania - opierające się na wprowadzeniu dodatkowego sygnału (rys. 4a) oraz alternatywne - bazujące na etykietowaniu przepływów (rys. 4b). Przedstawiono sposób formalnej weryfikacji tak przygotowanej specyfikacji regułowej oraz jej syntezy logicznej (rozdział 5). Publikacja kończy się podsumowaniem oraz wnioskami (rozdział 6)
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 510-513
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Diagramy aktywności UML w projektowaniu rekonfigurowalnych sterowników logicznych
    UML activity diagrams in design of reconfigurable logic controllers
    Autorzy:
    Grobelny, M.
    Grobelna, I.
    Powiązania:
    https://bibliotekanauki.pl/articles/156715.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    specyfikacja behawioralna
    rekonfigurowalny sterownik logiczny
    UML
    diagramy aktywności
    behavioural specification
    activity diagrams
    Opis:
    Artykuł przedstawia sposób reprezentacji behawioralnej sterownika logicznego przy wykorzystaniu diagramów aktywności języka UML. Zaproponowane zostało zastosowanie diagramów aktywności do projektowania rekonfigurowalnych sterowników logicznych, a dokładnie do opisu zachowania sterownika logicznego podczas pracy. Do tego celu został dostosowany zbiór elementów diagramów aktywności w celu umożliwienia efektywnego modelowania behawioralnego. Rozważane jest także wykorzystanie hierarchicznych możliwości diagramów aktywności do częściowej rekonfiguracji
    The paper focuses on behavioural representation of a logic controller with usage of UML activity diagrams. There is shown a subset of UML activity diagram elements sufficient to present logic controller behaviour simultaneously suitable for automatic synthesis with use of hardware description languages. After short introduction (Section 1) to the topic, UML activity diagrams as a specification technique are presented (Section 2). Additionally, there is described a subset of elements (Tab.1) of the discussed specification techniques fulfilling behavioural modelling requirements of a reconfigurable logic controller. Specification possibilities are given using sample control process of preparing the exact amount of liquid in two tanks (Section 3). The real model of the process is shown in Fig. 1. One of the possible behavioural specifications with use of UML activity diagrams is depicted in Fig. 2. This is a representation of the considered action state concept specification techniques in version 1.x. The other possibility is to specify a process with use of elementary system actions (Fig. 3), which is characteristic of the UML activity diagrams version 2.x. Fig. 4, on the other hand, shows signal based specification which is suitable for automatic hardware description language code generation (e.g. VHDL). Furthermore, Section 4 describes possibilities of using hierarchical aspects of activity diagrams to prepare specification for partial reconfiguration. Finally, Section 5 concludes the paper.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 596-598
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projektowanie sterowników logicznych z wykorzystaniem łuków zezwalających i zakazujących sieci Petriego
    Logic controller design using enabling and inhibitor arcs of Petri nets
    Autorzy:
    Grobelna, I.
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156703.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    specyfikacja behawioralna
    rekonfigurowalny sterownik logiczny
    UML
    diagramy aktywności
    behavioural specification
    reconfigurable logic controller
    activity diagrams
    Opis:
    Artykuł dotyczy zagadnień związanych z projektowaniem sterowników logicznych z wykorzystaniem łuków zezwalających i zakazujących sieci Petriego. Zaproponowano nowatorskie podejście do regułowej specyfikacji sterownika logicznego, przygotowanej w postaci abstrakcyjnego autorskiego modelu logicznego dogodnego do formalnej weryfikacji modelowej oraz syntezy logicznej. Szczególną uwagę zwrócono tutaj na łuki zakazujące i zezwalające interpretowanych sieci Petriego, ich realizację w abstrakcyjnym modelu logicznym i interpretację w innej postaci specyfikacji zachowania sterownika logicznego - diagramach aktywności języka UML.
    The paper focuses on logic controller design using enabling and inhibitor arcs of Petri nets. There is proposed a novel original approach to rule-based specification of logic controller behaviour prepared as an abstract logical model suitable for formal verification and logic synthesis. Special interest is put on enabling and inhibitor (disabling) arcs of interpreted Petri nets, their realization in an abstract logical model and interpretation in other specification form - namely UML activity diagrams (in version 2.x). These arcs can be used for flow synchronization or controlled usage of shared resources. After a short introduction (Section 1), some basic concepts on logic controller specification are presented (Section 2), in particular considering (interpreted) Petri nets and UML (activity) diagrams. Usage of enabling and inhibitor arcs is shown on an example of the interpreted Petri net in Fig. 1 (transitions firing sequence in Fig. 2), followed by their representation in the proposed abstract rule-based logical model, its formal verification (using model checking technique) and synthesis (Section 3). The paper also proposes enabling and inhibitor arcs interpretation in UML activity diagrams (Section 4). Although direct representation of these arcs is not possible, the authors try to achieve an alternative solution which corresponds semantically to appropriate Petri net elements. Tab. 1 presents graphic representation of the considered arcs in interpreted Petri nets as well as in UML activity diagrams. The paper ends with a short summary (Section 5).
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 605-607
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Petri nets and activity diagrams in logic controller specification – transformation and verification
    Sieci petriego i diagramy aktywności w specyfikacji sterowników logicznych – transformacja i weryfikacja
    Autorzy:
    Grobelna, I.
    Grobelny, M.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/389795.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
    Tematy:
    formal verification
    logic controller
    model checking
    Petri nets
    UML Activity
    Diagrams
    formalna weryfikacja
    sterownik logiczny
    weryfikacja modelowa
    sieci Petriego
    diagramy aktywności UML
    Opis:
    The paper presents formal verification method of logic controller specification taking into account user-specified properties. Logic controller specification may be expressed as Petri net or UML 2.0 Activity Diagram. Activity Diagrams seem to be more user-friendly and easy-understanding that Petri nets. Specification in form of activity diagram may afterwards be transformed into Petri net, which may then be formally verified and used to automatically generate implementation (code). A new transformation method dedicated for event-driven systems is proposed. Verification process is executed automatically by the NuSMV model checker tool. Model description based on specification and properties list is being built. Model description derived from Petri net is presented in RTL-level and easy to synthesize as reconfigurable logic controller or PLC. Properties are defined using temporal logic. In model checking process, verification tool checks whether requirements are satisfied in attached system model. If this is not the case, appropriate counterexamples are generated.
    Praca prezentuje metodę formalnej weryfikacji specyfikacji sterownika logicznego uwzględniającą właściwości podane przez użytkownika. Specyfikacja sterownika logicznego może być przedstawiona m.in. w postaci sieci Petriego lub diagramu aktywności języka UML. Diagramy aktywności wydają się być bardziej przyjazne i zrozumiałe dla użytkownika niż sieci Petriego. Specyfikacja w postaci diagramu aktywności może zostać przekształcona do sieci Petriego, która następnie może być formalnie zweryfikowana i wykorzystana do automatycznej generacji implementacji (kodu). Węzły diagramu aktywności konsekwentnie interpretowane są jako tranzycje sieci Petriego, w odróżnieniu od klasycznego podejścia (w starszych wersjach UML) gdzie odwzorowywało się je jako miejsca sieci Petriego. Proces weryfikacji wykonywany jest automatycznie przez narzędzia weryfikacji modelowej. Tworzony jest opis modelu bazujący na specyfikacji oraz lista wymagań. Nowatorskim podejściem jest przedstawienie sieci Petriego na poziomie RTL w taki sposób, że łatwo jest przeprowadzić syntezę logiczną sieci w postaci współbieżnego rekonfigurowalnego sterownika logicznego lub sterownika PLC bez konieczności przekształcania modelu. Wymagania określone są przy użyciu logiki temporalnej. W procesie weryfikacji modelowej narzędzie weryfikujące NuSMV sprawdza, czy model systemu spełnia stawiane mu wymagania. Jeżeli tak nie jest, generowany jest odpowiedni kontrprzykład.
    Źródło:
    Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2010, 13; 79-91
    1899-0088
    Pojawia się w:
    Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Odwzorowanie hierarchicznych interpretowanych sieci Petriego sterowania z makromiejscami w diagramach aktywności UML
    Mapping of hierarchical control interpreted Petri nets with macroplaces in UML activity diagrams
    Autorzy:
    Grobelny, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/153447.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    UML
    diagramy aktywności
    interpretowane sieci Petriego sterowania
    specyfikacja behawioralna
    specyfikacja hierarchiczna
    activity diagrams
    control interpreted Petri nets
    behavioural specification
    hierarchical specification
    Opis:
    Artykuł przedstawia metodę odwzorowania hierarchicznych interpretowanych sieci Petriego sterowania z makromiejscami w diagramach aktywności języka UML. Zgodnie z przyjętą zasadą odwzorowania akcji w tranzycjach sieci Petriego nie ma możliwości bezpośredniej graficznej reprezentacji miejsc interpretowanej sieci Petriego sterowania w diagramach UML. Jednocześnie konieczna jest zamiana takich elementów jak wyjścia przypisane do miejsc na aktywację i dezaktywację wyjść przy realizacji tranzycji oraz zamiany makromiejsc w makrotranzycje. Takie postępowanie kom-plikuje cały proces oraz może wprowadzać nieznaczne rozbieżności pomiędzy specyfikacją źródłową i docelową.
    The paper presents a method for mapping hierarchical control interpreted Petri nets into activity diagrams of UML. Usage of both specification techniques is possible considering international and multicultural design projects specifying hardware behavioural properties of a control process. Sometimes use of two different modelling techniques can be reasonable. After a short introduction (Section 1), a sample control process and its graphical interpretation using the control interpreted Petri net is described (Section 2). Fig. 1 shows the real model of the considered process of transportation of friable goods, whereas Fig. 2 presents graphical specification of the process with use of the control interpreted Petri net. Fig. 3 shows interpretation of action of UML activity diagrams in Petri nets. Due to no direct representation of the system state in UML activity diagrams, the outputs attached to places have to be exchanged with the outputs activated and deactivated with transitions firings. Sample output replacement scenario is depicted in Fig. 4 and is in details described in Section 3. Fig. 5 presents specification of the deliberated control process with usage of Mealy outputs (after replacement). On the other hand, conversion of macroplaces into macrotransitions is shown in Section 4 with graphical representation after exchange in Fig. 6. Section 5 describes transformation of the prepared Petri net into the activity diagram of UML with the process graphical representation in Fig. 7. Finally, Section 6 concludes the paper.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 506-509
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-11 z 11

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies