Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Hardware" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-15 z 157
Tytuł:
Hardware implementation of the Hough Techniques for Irregular Colour and Grey-level Pattern Recognition
Autorzy:
Żorski, W.
Żak, A.
Turner, M.
Powiązania:
https://bibliotekanauki.pl/articles/273196.pdf
Data publikacji:
2002
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
Hough transform
computer vision
hardware implementation
irregular patterns
Opis:
This paper presents a hardware implementation of the Hough technique applied to the tasks of irregular colour and grey-level pattern recognition. The presented method is based on the Hough Transform with a parameter space defined by translation, rotation and scaling operations. An essential element of this method is the generalisation of the Hough Transform for grey level and colour images. The technique simplifies the application of the Hough Transform to irregular patterns recognition tasks. The hardware implementation accelerates the calculations considerably and may be used in computer vision systems, for example, in a robotic system.
Źródło:
Biuletyn Instytutu Automatyki i Robotyki; 2002, R. 8, nr 17, 17; 25-43
1427-3578
Pojawia się w:
Biuletyn Instytutu Automatyki i Robotyki
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analysis of the theoretical and applied aspects of modern it infrastructure
Analiz teoreticheskikh i prikladnykh aspektov sovremennojj it-infrastruktury
Autorzy:
Zharikov, E.
Powiązania:
https://bibliotekanauki.pl/articles/793757.pdf
Data publikacji:
2013
Wydawca:
Komisja Motoryzacji i Energetyki Rolnictwa
Tematy:
information technology
infrastructure
cloud
information process
modern enterprise
theoretical aspect
enterprise
management
operating system
hardware
information network
Źródło:
Teka Komisji Motoryzacji i Energetyki Rolnictwa; 2013, 13, 4
1641-7739
Pojawia się w:
Teka Komisji Motoryzacji i Energetyki Rolnictwa
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Faster Point Scalar Multiplication on Short Weierstrass Elliptic Curves over Fp using Twisted Hessian Curves over Fp2
Autorzy:
Wroński, M.
Powiązania:
https://bibliotekanauki.pl/articles/308416.pdf
Data publikacji:
2016
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
elliptic curve cryptography
hardware implementation
twisted Hessian curves
Opis:
This article shows how to use fast Fp2 arithmetic and twisted Hessian curves to obtain faster point scalar multiplication on elliptic curve ESW in short Weierstrass form over Fp. It is assumed that p and #ESW(Fp) are different large primes, #E(Fq) denotes number of points on curve E over field Fq and #Et SW (Fp), where Et is twist of E, is divisible by 3. For example this method is suitable for two NIST curves over Fp: NIST P-224 and NIST P-256. The presented solution may be much faster than classic approach. Presented solution should also be resistant for side channel attacks and information about Y coordinate should not be lost (using for example Brier-Joye ladder such information may be lost). If coefficient A in equation of curve ESW : y2 =x3+Ax+B in short Weierstrass curve is not of special form, presented solution is up to 30% faster than classic approach. If A=−3, proposed method may be up to 24% faster.
Źródło:
Journal of Telecommunications and Information Technology; 2016, 3; 98-102
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Fast Determination of Similarity Between Two Vectors by Means of Analog CMOS Technique
Autorzy:
Wojtyna, R.
Powiązania:
https://bibliotekanauki.pl/articles/226703.pdf
Data publikacji:
2010
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
hardware signal processing
fast Euclidean distance calculation
analog CMOS circuits
Opis:
In this paper, an analog approach to determining a resemblance between two multidimensional vectors is proposed. As the resemblance measure, Euclidean distance is used. The main advantage of the presented method is a very high speed of the Euclidean-distance-measure calculations. The achieved high speed results from the fact that most of arithmetic operations needed to realize the calculations are carried out in parallel. This concerns the required operations of squaring a difference of two corresponding components of the compared vectors. Operating in a transconductane mode (voltage difference squaring transconductors) and a current mode (output square-root extracting circuit), our CMOS circuit is power saving. Its low-power operation results from the fact that sub-circuits of our calculator responsible for the squaring operations (a great number of them in case of large multidimensional vectors) consume no power in the absence of input signals. This takes place when corresponding components of the compared vectors are both equal to zero. The circuit also consumes a reasonably low amount of energy when processing (comparing) a different from zero input data (corresponding vector components). A simplified description of the applied differential squaring transconductors as well as the output current-mode square-root extraction circuit is given and a problem of good cooperation between them is discussed and proper solutions indicated. SPICE simulation results are shown to be in a good agreement with the theory presented.
Źródło:
International Journal of Electronics and Telecommunications; 2010, 56, 4; 417-422
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Application of the KUKA KUBE test-bed for the hardware-in-the-loop validation of the space manipulator control system
Autorzy:
Wojtunik, Mateusz
Łuczak, Piotr
Rybus, Tomasz
Granosik, Grzegorz
Powiązania:
https://bibliotekanauki.pl/articles/27314468.pdf
Data publikacji:
2023
Wydawca:
Polska Akademia Nauk. Centrum Badań Kosmicznych PAN
Tematy:
space manipulator
hardware-in-the-loop
experimental validation
control systems
orbital robotics
KUKA industrial robot
Opis:
The on-ground validation of control systems designed for manipulators working in orbit is very difficult due to the necessity of simulating the microgravity environment on Earth. In this paper, we present the possibilities of utilising the KUKA KUBE test-bed with industrial robots to experimentally verify space systems using hardware-in-the-loop tests. The fixed-base KUKA industrial robot is operated in gravitational environment, while the space system model plant is solved in real time parallel to on-ground experiment. The test-bed measurements are the input of the model plant, and the output of the model is treated as an input for the industrial robot actuation. In the performed experiment, the control system based on the Dynamic Jacobian is validated. The desired point that is reached by the manipulator’s endeffector is constant in the simulated environment and moving with respect to the test-bed frame. The position of the space manipulator’s end-effector is calculated by evaluating dynamics of the satellite in real-time model. The results show that the control system applied to the KUKA robot works correctly. The measurements from the torque sensors mounted in KUKA robot’s joints are in accordance with the simulation results. This fact enhances the possibilities of gravity compensation, thus simulating microgravity environment on the test-bed.
Źródło:
Artificial Satellites. Journal of Planetary Geodesy; 2023, 58, Special Issue 1; 231--248
2083-6104
Pojawia się w:
Artificial Satellites. Journal of Planetary Geodesy
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Remarks on hardware implementation of image processing algorithms
Autorzy:
Wnuk, M.
Powiązania:
https://bibliotekanauki.pl/articles/908043.pdf
Data publikacji:
2008
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
logika programowalna
przetwarzanie obrazu
czas rzeczywisty
sprzęt komputerowy
on-line image processing
real-time
hardware
pipeline
programmable logic
Opis:
Image processing in industrial vision systems requires both real-time speed and robustness. Modern computers, which fulfill the first demand, are sensitive to hard industrial environment conditions and require considerable amounts of energy. Programmable logic chips are available, which can realize many simple, still time-consuming operations in a parallel or a pipelined manner. The paper discusses particular features of the pipelined architecture and presents selected techniques of implementing early image processing procedures in hardware.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2008, 18, 1; 105-110
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zastosowanie standardu OpenMP do projektowania systemów wbudowanych
Use of OpenMP standard for embedded systems describing
Autorzy:
Wierciński, T.
Powiązania:
https://bibliotekanauki.pl/articles/154061.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
systemy wbudowane
programowanie równoległe
OpenMP
języki opisu sprzętu
SystemC
embedded systems
parallel programming
hardware description languages
VHDL
Opis:
Artykuł prezentuje nowe podejście do projektowania systemów wbudowanych z użyciem języka C z dyrektywami OpenMP. Opisano w nim motywację użycia standardu OpenMP do syntezy sprzętowo-programowej. Przedstawiono proponowane rozwiązanie oraz porównano je z klasycznym projektowaniem systemów sprzętowych. Przedstawiono także konstrukcje równoległe standardu OpenMP, syntezowane do postaci współbieżnych układów cyfrowych. Pokazano przykładowy program w języku OpenMP wraz z jego przekładem do kodu SystemC oraz schemat RTL układu będącego wynikiem syntezy opisanego źródła.
The embedded system is a special-purpose computer that performs one or a few dedicated tasks. It contains hardware and software parts [3]. The paper presents a new approach to embedded system design using C language with OpenMP directives. It is different from classic hardware design (Fig. 1a) because it allows describing both hardware and software using a common language (Fig. 1b). OpenMP is a standard that specifies parallel programs using a shared memory architecture. It is the collection of compiler directives and runtime library functions in C/C++ and Fortran languages [11]. Support for concurrency that corresponds to hardware performance is the main motivation of using OpenMP to embedded system design. OpenMP enables describing chips on high level of abstraction without knowledge about details of its structure. It improves flexibility of the software/hardware migration. OpenMP offers simulation, verification and estimation of the system performance. There is sufficient amount of legacy C libraries which facilitate the task of system modeling. Fig. 2a shows an example of OpenMP code that adds two matrixes A and B using a parallel loop. The systemC program being the results of behavioral synthesis of the example 2a is presented in Fig. 2b. Parallel regions in OpenMP have been transformed to SC_METHODS processes in SystemC. Fig. 3 shows the RTL schematic diagram of the chip synthesized from a code 2b. It contains three blocks proc1, proc2, proc3 that are equivalent to threads in OpenMP program. A schematic diagram of the single block is presented in Fig. 4. The unit consists of an adder, a FDE flip-flop that realizes barrier synchronization and two FDR flip-flops representing signals S and R.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 693-695
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Konserwacja skrzyni dębowej z okuciami żelaznymi
Preservation of the Oak Chest with Ironwork Fittings
Autorzy:
Wieczorek, Krzysztof
Powiązania:
https://bibliotekanauki.pl/articles/37513594.pdf
Data publikacji:
2017-12
Wydawca:
Muzeum "Górnośląski Park Etnograficzny w Chorzowie"
Tematy:
conservation works
log chest
iron hardware
prace konserwatorskie
skrzynia kłodowa
okucia żelazne
Opis:
W artykule omówiono i zobrazowano najważniejsze etapy prac konserwatorskich wykonanych przy skrzyni kłodowej z okuciami żelaznymi z XVI wieku pochodzącej ze zbiorów Muzeum „Górnośląski Park Etnograficzny w Chorzowie”. Równocześnie z pracami konserwatorskimi przeprowadzono badania dendrochronologiczne drewna dębowego, z którego skrzynia została wykonana. Wyniki badań wykazały, że skrzynia pochodzi z drugiej ćwierci XVI wieku, a nie jak sądzono wcześniej z wieku XVII. Wykonane pomiary szerokości usłojenia próbek drewna pobranego ze skrzyni i konstrukcji wieży kościoła pw. św. Jerzego w Gliwicach-Ostropie pozwoliły na wysuniecie hipotezy, że skrzynia z Muzeum GPE w Chorzowie została wykonana z drewna zgromadzonego na budowę wieży tego kościoła. Prawdopodobne jest, że niemal bliźniacza skrzynia kłodowa, przechowywana w zakrystii kościoła w Gliwicach-Ostropie, została wykonana również z tego materiału.
Źródło:
Rocznik Muzeum "Górnośląski Park Etnograficzny w Chorzowie"; 2017, 5, 5; 210-220
2353-2734
Pojawia się w:
Rocznik Muzeum "Górnośląski Park Etnograficzny w Chorzowie"
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Time-slot based architecture for power beam-assisted relay techniques in CR-WSNs with transceiver hardware inadequacies
Autorzy:
Umer, Mushtaq Muhammad
Jiang, Hong
Zhang, Qiuyun
Manlu, Liu
Muhammad, Owais
Powiązania:
https://bibliotekanauki.pl/articles/27311438.pdf
Data publikacji:
2023
Wydawca:
Polska Akademia Nauk. Czasopisma i Monografie PAN
Tematy:
cognitive radio WSNs
energy harvesting
DF relaying
relay selection schemes in WSNs
hardware inadequacy in WSNs
wireless sensor networks
zbieranie energii
bezprzewodowa sieć czujników
WSN
sieci radia kognitywnego
przekaz DF
bezprzewodowe sieci sensoryczne
Opis:
Over the past two decades, numerous research projects have concentrated on cognitive radio wireless sensor networks (CR-WSNs) and their benefits. To tackle the problem of energy and spectrum shortfall in CR-WSNs, this research proposes an underpinning decode-&-forward (DF) relaying technique. Using the suggested time-slot architecture (TSA), this technique harvests energy from a multi-antenna power beam (PB) and delivers source information to the target utilizing energy-constrained secondary source and relay nodes. The study considers three proposed relay selection schemes: enhanced hybrid partial relay selection (E-HPRS), conventional opportunistic relay selection (C-ORS), and leading opportunistic relay selection (L-ORS). We present evidence for the sustainability of the suggested methods by examining the outage probability (OP) and throughput (TPT) under multiple primary users (PUs). These systems leverage time switching (TS) receiver design to increase end-to-end performance while taking into account the maximum interference constraint and transceiver hardware inadequacies. In order to assess the efficacy of the proposed methods, we derive the exact and asymptotic closed-form equations for OP and TPT & develop an understanding to learn how they affect the overall performance all across the Rayleigh fading channel. The results show that OP of the L-ORS protocol is 16% better than C-ORS and 75% better than E-HPRS in terms of transmitting SNR. The OP of L-ORS is 30% better than C-ORS and 55% better than E-HPRS in terms of hardware inadequacies at the destination. The L-ORS technique outperforms C-ORS and E-HPRS in terms of TPT by 4% and 11%, respectively.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2023, 71, 5; art. no. e146620
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
New hardware solutions for structural health monitoring
Nowe rozwiązania inteligentnych czujników pomiarowych dla diagnostyki układów mechanicznych
Autorzy:
Uhl, T.
Bojko, T.
Powiązania:
https://bibliotekanauki.pl/articles/157160.pdf
Data publikacji:
2004
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
inteligentne czujniki pomiarowe
diagnostyka układów mechanicznych
structural health monitoring
new hardware solutions
Opis:
Nowadays, research concerning applications of structural health monitoring has aroused a great interest. SHM methods are applied to condition monitoring of machines and structures, structural integrity assessment, damage detection and structural failure prevention. Measurement data acquired by the use of different sensors and data acquisition systems is essential for SHM. The most popular SHM algorithms require vibration measurements, which arise difficulties resulting from the analysis of signals from many sensors. In the paper, newly developed hardware solutions for the SHM application are presented. In accordance with the defined requirements, the design of CAN based accelerometer module is shown.
Współczesnie dużego znaczenia nabierają prace związane z praktyczną realizacją systemów do monitorowania stanu konstrukcji. Metody aktywnego monitorowania znajdują zastosowanie do badania maszyn i struktur mechanicznych, badań strukturalnych, detekcji zniszczenia, zapobiegania stanom awaryjnym. W systemach monitorujących najczęściej analizowane są drgania konstrukcji. Uzyskanie prawidłowych wyników zależy od sposobu akwizycji danych pomiarowych, co w przypadku analizy sygnałów z wielu czujników nie jest zadaniem prostym. W artykule opisano konstrukcję inteligentnego modułu akcelerometru zbudowanego z zastosowaniem układów MEMS i wyposażonego w interfejs magistrali CAN.
Źródło:
Pomiary Automatyka Kontrola; 2004, R. 50, nr 5, 5; 9-12
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Filtrowanie adresów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
Network address filtering in a hardware Firewall security system
Autorzy:
Twardy, M.
Sułkowski, G.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/154319.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
systemy bezpieczeństwa informatycznego
układy programowalne
języki opisu sprzętu
Ethernet
firewall
IT Security Systems
programmable logic
hardware description language
Opis:
W niniejszym artykule zaprezentowano wyniki praktycznej realizacji sprzętowego klasyfikatora adresów sieciowych opartego o dedykowaną pamięć TCAM (ang. Ternary Content-Addressable Memory). Opracowana metoda implementacji pamięci TCAM charakteryzuje się dużą szybkością pracy oraz znacznie efektywniejszym wykorzystaniem zasobów układów FPGA w porównaniu do komercyjnych wersji oferowanych przez firmę Xilinx.
The paper presents the results of practical realization of a network address and protocol type classifier based on Ternary Content-Addressable Memory (TCAM). The first section deals with a subject of packet classification. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The address filter architecture (shown in Fig. 2) assumed by the authors is discussed in the third section. The fourth section contains some details concerning the TCAM cells array functionality and implementation method. The last section summarizes the results obtained. The new TCAM architecture based on RAM16X1S storage elements adopted by the authors is much more effective than the commercial solution generated by the Xilinx COREGenerator software. The device resources requirements are over two times lower than the resources required by the COREGenerator version. This significant reduction causes improvements in overall timing characteristics. The estimated maximum operating frequency for the address and protocol type filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 479-481
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Szybka filtracja portów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
High-speed network port filtering in a hardware Firewall security system
Autorzy:
Twardy, M.
Sułkowski, G.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/151917.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
systemy bezpieczeństwa informatycznego
układy programowalne
języki opisu sprzętu
Ethernet
firewall
IT Security Systems
programmable logic
hardware description language
Opis:
W niniejszym artykule autorzy przedstawiają wyniki prac badawczych związanych z budową sprzętowego klasyfikatora portów sieciowych. Opracowana koncepcja filtru portów opiera się na wykorzystaniu elementarnych pamięci RAM16X1D dostępnych w układach FPGA z rodziny Virtex firmy Xilinx. Uzyskana wydajność przetwarzania danych, przekraczająca 160 milionów pakietów na sekundę oraz pozytywnie rezultaty wstępnych testów praktycznych, stwarzają możliwości zastosowania rozwiązania we współczesnych sieciach teleinformatycznych o dużych przepustowościach.
The paper presents the results of practical realization of the network ports classifier based on cascades of RAM16X1D memory available in Xilinx Virtex FPGA chips. The first section introduces a packet classification subject. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The network port filter architecture (shown in Fig. 2) assumed by the authors is discussed in the section 3. The section 4 contains details concerning the basic filtering element functionality and implementation method. The last section summarizes the results obtained. The new architecture of the ports classifier based on RAM16X1D storage elements adopted by the authors allows achieving the high speed data processing. The estimated maximum operating frequency for the ports filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 615-617
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Horizontal automated storage and retrieval system
Autorzy:
Tutak, J.S.
Wiech, J.
Powiązania:
https://bibliotekanauki.pl/articles/102684.pdf
Data publikacji:
2017
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automated storage and retrieval
manipulator
hardware system
software system
Opis:
This article describes an innovative automated storage and retrieval system (AS/RS) based on Raspberry Pi. It substantiates the grounds of the undertaken subject and presents an overview of existing automated storage and retrieval solutions. Moreover, the machine is described in terms of type and structure of, following the analysis of the kinematics and dynamics, conducted as a part of the project. The article presents the mechanical design of the machine, describes the choice of structural elements and actuators, and develops the control system with an algorithm using Raspberry Pi. Furthermore, an interface based on a touch-screen display cooperating with a single board computer was designed. One of the key features of the device is its modularity and the individual configurability of the storage module, depending on available storage space where an automated storage and retrieval system is to be installed: vertically - by defining the number of containers in width and height, horizontally - by defining the number of containers in width and depth, horizontally and vertically - by defining the number of containers in width and depth, and modules responsible for storage in height. The final stage of the project consisted in verifying the designed solution in tests on a prototype storage device. More precisely, it was tested on a machine prepared for a particular customer and a chosen configuration, which is a combination of the triune manipulator of vertical storage controlled in an open loop.
Źródło:
Advances in Science and Technology. Research Journal; 2017, 11, 1; 82-95
2299-8624
Pojawia się w:
Advances in Science and Technology. Research Journal
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 157

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies