Temat: H.264/AVC - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Propozycja architektury dekodera arytmetycznego standardu H.264/AVC
Context-adaptive binary arithmetic decoder architecture for H.264/AVC
Autorzy:: Abramowski, A.
Pastuszak, G.
Powiązania:: https://bibliotekanauki.pl/articles/156691.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: H.264/AVC
CABAC
dekoder entropijny
dekoder wideo
entropy decoder
video decoder
Opis:: Artykuł przedstawia architekturę binarnego dekodera arytmetycznego standardu H.264/AVC, zdolną do obsługi profilu High. Pozwala ona na dekodowanie w przybliżeniu jednego symbolu w czasie pojedynczego taktu sygnału zegarowego, głównie dzięki modyfikacji kolejności kroków algorytmu oraz wprowadzeniu potokowości w pętli sprzężenia zwrotnego. Architektura została opisana w języku VHDL, a analiza wyników syntezy wskazuje, że umożliwia ona obsługę sekwencji HDTV.
This paper presents a novel architecture of the H.264/AVC binary arithmetic decoder, which conforms to High Profile, including all chroma formats and Macroblock Adaptive Frame/Field coding (MBAFF). It is able to decode almost one symbol per clock cycle, while consuming very limited hardware resources. The main feature of the proposed solution is the parallelization of the feedback loop between the arithmetic decoder core and the context generator, achieved by calculation of two contexts for each possible case in advance and selection of the correct one immediately after the current symbol is available. Some smaller optimizations include the modification of the operation order on the critical path, and the projection of mvd values, allowing economizing the memory usage. The architecture was described in VHDL and realized using TSMC 0.13žm technology. Comparison of the synthesis results and the performance with previous works proves that the proposed architecture maintains the best trade-off between the speed of the video processing and the hardware utilization, while being able to process HDTV in real time.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 49-51
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: Video Streaming Framework
Autorzy:: Buchowicz, A.
Galiński, G.
Powiązania:: https://bibliotekanauki.pl/articles/307895.pdf
Data publikacji:: 2011
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: error resilience and concealment
H.264/AVC standard
media delivery over IP networks
video coding
Opis:: The framework for testing video streaming techniques is presented in this paper. Short review of error resilience and concealments tools available for the H.264/AVC standard is given. The video streaming protocols and the H.264 payload format are also described. The experimental results obtained with the framework are presented in this paper too.
Źródło:: Journal of Telecommunications and Information Technology; 2011, 3; 102-108
1509-4553
1899-8852
Pojawia się w:: Journal of Telecommunications and Information Technology
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 3.

Tytuł:: Efficient H.264 Intra Frame CODEC with Best Prediction Matrix Mode Algorithm
Autorzy:: Hamdy, Sara
Zekry, Abdelhalim
Mohamed, Wael A.
Powiązania:: https://bibliotekanauki.pl/articles/226164.pdf
Data publikacji:: 2020
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: best prediction matrix mode (BPMM)
compression efficiency
H.264/AVC
Huffman coding
Intra prediction
Opis:: The continuous growth of smart communities and ever-increasing demand of sending or storing videos, have led to consumption of huge amount of data. The video compression techniques are solving this emerging challenge. However, H.264 standard can be considered most notable, and it has proven to meet problematic requirements. The authors present (BPMM) as a novel efficient Intra prediction scheme. We can say that the creation of our proposed technique was in a phased manner; it's emerged as a proposal and achieved impressive results in the performance parameters as compression ratios, bit rates, and PSNR. Then in the second stage, we solved the challenges of overcoming the obstacle of encoding bits overhead. In this research, we try to address the final phase of the (BPMM) codec and to introduce our approach in a global manner through realization of decoding mechanism. For evaluation of our scheme, we utilized VHDL as a platform. Final results have proven our success to pass bottleneck of this phase, since the decoded videos have the same PSNR that our encoder tells us, while preserving steady compression ratio treating the overhead. We aspire our BPMM algorithm will be adopted as reference design of H.264 in the ITU.
Źródło:: International Journal of Electronics and Telecommunications; 2020, 66, 3; 571-582
2300-1933
Pojawia się w:: International Journal of Electronics and Telecommunications
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 4.

Tytuł:: Analiza porównawcza standardów MPEG-2 i H.264/AVC pod kątem liczby programów w multipleksie
Comparative analysis of MPEG-2 and H.264/AVC standards in terms of multiplexed programs number
Autorzy:: Karwowska-Lamparska, A.
Chudziński, A.
Połujan, J.
Powiązania:: https://bibliotekanauki.pl/articles/317500.pdf
Data publikacji:: 2006
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: telewizja
multipleks
standard MPEG-2
television
multiplex
MPEG-2 standard
H.264/AVC standard
Opis:: Przeprowadzono analizę porównawczą standardów kodowania MPEG-2 i H.264/AVC z punktu widzenia liczby programów telewizyjnych w multipleksie. Na podstawie dostępnych dokumentów normalizacyjnych i wyników badań przedstawiono właściwości standardu MPEG-2, MPEG-4 oraz H.264/AVC, a także zakresy ich stosowania i dostępność sprzętu. Stwierdzono, że standard H.264/AVC, umożliwiający przesłanie w multipleksie dwukrotnie większej liczby programów niż standard MPEG-2, jest standardem przyszłościowym i ma coraz szersze zastosowanie. Celowe jest więc wprowadzenie jego próbnych emisji w Polsce.
Comparative analysis of coding standards MPEG-2 and H.264/AVC in terms of multiplexed programs number was made. On the base of standards deliverable and tests results, the performance of standards MPEG-2 and H.264/AVC was presented as well as their application scope and equipment accessibility. It was find that standard H.264/AVC, which gives the possibility of transmission in multiplexer two times more programs number than standard MPEG-2 can, is the future standard and has more and more wide application. Therefore, it is purposeful to start experimental emission of it in Poland.
Źródło:: Telekomunikacja i Techniki Informacyjne; 2006, 1-2; 94-101
1640-1549
1899-8933
Pojawia się w:: Telekomunikacja i Techniki Informacyjne
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 5.

Tytuł:: Teraźniejszość i przyszłość telewizji cyfrowej - aspekty techniczne
The present and future of digital TV technical aspects
Autorzy:: Karwowska-Lamparska, A.
Powiązania:: https://bibliotekanauki.pl/articles/317474.pdf
Data publikacji:: 2011
Wydawca:: Instytut Łączności - Państwowy Instytut Badawczy
Tematy:: telewizja cyfrowa
kompresja
MPEG-2
AVC/H.264
DVB-C
DVB-S
DVB-T
DVB-C2
DVB-S2
DVB-T2
digital TV
compression
Opis:: Omówiono aktualną sytuację i rozwój nowoczesnych systemów telewizyjnych. Opisano kolejność cyfryzacji toru telewizyjnego. Szczególny nacisk położono na systemy emisyjne pierwszej i drugiej generacji.
The paper presents current situation and progress in modern television systems. Digitalization of TV line was described. First and second generations of transmission systems were taken into consideration above all.
Źródło:: Telekomunikacja i Techniki Informacyjne; 2011, 3-4; 40-51
1640-1549
1899-8933
Pojawia się w:: Telekomunikacja i Techniki Informacyjne
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 6.

Tytuł:: A system for evaluating performance of video codecs in image compression
System do badania skuteczności kodeków wideo w kodowaniu obrazu
Autorzy:: Parfieniuk, M.
Szpakowicz, A.
Powiązania:: https://bibliotekanauki.pl/articles/88436.pdf
Data publikacji:: 2016
Wydawca:: Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:: wideo
obraz
kodowanie
kompresja
kodek
HEVC
H.264
dekompozycja składowa polifazowa
video
image
coding
compression
codec
MPEG4 AVC
polyphase
decomposition
Opis:: This article presents a system for evaluating how well do video codecs perform in still image compression. As it is time consuming and tedious to directly configure and run the reference H.265 (HEVC) and H.264 (MPEG4 AVC) codecs, our tool makes experimenting easier and more efficient. The system provides a graphical user interface for conveniently and quickly preparing input files, for repeatedly running video codecs, and for analysing output data. In the background, there are algorithms for forming video sequences and configuration files, for batch executing an encoder, and for extracting information from output files. Our research was mainly aimed at speeding-up experiments related to compressing an image represented as a video sequence composed of its polyphase components. The system has allowed us to experimentally verify that, like its predecessor, the H.264, the HEVC standard needs modified entropy codes for effectively processing decimated images.
Artykuł prezentuje system do badania sprawności kodeków wideo w kompresowaniu obrazu. Ponieważ bezpośrednie konfigurowanie i uruchamianie referencyjnych kodeków H.265 (HEVC) i H.264 (MPEG4 AVC) jest pracą czasochłonną i żmudną, omawiane narzędzie pozwala przeprowadzać eksperymenty łatwiej i szybciej. System jest wyposażony w graficzny interfejs użytkownika do wygodnego i sprawnego przygotowywania ˙ plików wejściowych, do wielokrotnego uruchamiania kodeków wideo i do analizowania danych wyjściowych. Interfejs opiera się na podprogramach do formowania sekwencji wideo i plików konfiguracyjnych, do wsadowego uruchamiania koderów i do wydobywania informacji z plików wynikowych. Głównym celem pracy nad systemem było przyspieszenie eksperymentów nad kodowaniem obrazu reprezentowanego jako sekwencja wideo złożona z jego składowych polifazowych. System umożliwił eksperymentalne sprawdzenie, że podobnie jak H.264, standard HEVC może skutecznie przetwarzać obrazy zdecymowane, ale wymaga to zoptymalizowania kodów entropijnych.
Źródło:: Advances in Computer Science Research; 2016, 13; 59-73
2300-715X
Pojawia się w:: Advances in Computer Science Research
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 7.

Tytuł:: Architektura transformacji i kwantyzacji w wysoko-przepustowym koderze H.264/AVC opartym na zaawansowanym wyborze trybu kodowania
Transforms and Quantization in the High-Throughput H.264/AVC Encoder Based on Advanced Mode Selection
Autorzy:: Pastuszak, G.
Powiązania:: https://bibliotekanauki.pl/articles/156172.pdf
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: FPGA
architektura sprzętowa
H.264/AVC
kompresja wideo
hardware architecture
video compression
Opis:: Standard kompresji wideo H.264/AVC umożliwia uzyskanie wysokiej efektywności kompresji kosztem dużej złożoności obliczeniowej. Aby uzyskać możliwie wysoką efektywność architektura kodera opisana w tym artykule realizuje wybór trybu kodowania na bazie łącznej optymalizacji zniekształceń i stopnia kompresji. W szczególności założony przepływ danych pozwala na uzyskanie przepustowości 32 próbek/współczynników na takt zegara, co umożliwia sprawdzenie dużej ilości trybów kodowania przed wyborem najbardziej optymalnego. Architektura zawiera bloki transformacji, kwantyzacji, dekwantyzacji, odwrotnej transformacji, rekonstrukcji. Architektura obsługuje wszystkie rodzaje transformat i formaty chrominancji wyspecyfikowane w profilu Wysokim przy użyciu tych samych zasobów sprzętowych. Przepustowość uzyskiwana w układach FPGA pozwala na wybór trybu na bazie analizy zniekształceń i stopnia kompresji dla wymagań HDTV.
The H.264/AVC standard allows for a high compression efficiency at the cost of computational complexity. To achieve the efficiency as high as possible, the architecture proposed in the paper supports the mode selection based on the rate-distortion optimization. In particular, the dataflow assumes throughput of 32 samples/coefficient per clock cycle, on average, allowing a lot of compression options to be checked. Moreover, the architecture supports all transform sizes specified for High Profile using the same hardware resources. Synthesis results show that the design can work at 100 MHz for FPGA Stratix II devices.
Źródło:: Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 480-482
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 8.

Tytuł:: Wdrażanie naziemnej telewizji cyfrowej na obszarze województwa lubuskiego
Implementation of the terrestrial digital television in the district of Lubuskie
Autorzy:: Półtorak, M.
Powiązania:: https://bibliotekanauki.pl/articles/158264.pdf
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: DVB-T
H.264/AVC
MPEG-4
Opis:: W referacie przedstawiono ocenę warunków odbioru programów telewizji cyfrowej emitowanych w kanale 45 z dwóch nadajników zlokalizowanych na obszarze województwa lubuskiego w Radiowo - Telewizyjnym Centrum Nadawczym (RTCN) Jemiołów k/Łagowa i w Radiowo - Telewizyjnym Centrum Nadawczym (RTCN) Wichów k/Żagania. Na podstawie przeprowadzonych pomiarów natężenia pola w wyznaczonych Terenowych Punktach Pomiarowych (TPP) dokonano również porównania warunków odbioru programów telewizyjnych nadawanych analogowo i cyfrowo.
The paper presents an assessment of receiving conditions of digital television programmes broadcasted in the channel no 45 from two transmitters located on the area of the Lubuskie district in the RTCN (Radio & Television Transmitting Centre) Jemiołów near the city of Łagów and in the RTCN Wichów near the city of Żagań. In the introduction to the paper (Paragraph 1) the crucial significance of the transition from analogue to digital transmission of television programmes is indicated. Both in Europe and in Poland this transition is a result of international regulations and decisions made within the framework of Regional Radiocommunication Conferences (RRC) organised by the International Telecommunication Union (ITU). Most important of these regulations and decisions are presented in Paragraph 2. Paragraph 3 describes technical and operational conditions for digital emission of television programmes in the district of Lubuskie. In order to compare the reception possibility of analogue and digitally broadcasted television programmes in the district of Lubuskie, 13 Terrain Measurement Points (TPP) located along the border of the district were chosen (Paragraph 4). On the basis of conducted measurements of the field intensity level in the assigned TPP, an assessment of reception possibility of analogue and digitally broadcasted television programmes was made (Paragraph 5). The conclusions (Paragraph 6) contain the essential comparative data concerning reception conditions during the transition period of analogue and digitally broadcasted television programmes from both Radio & Television Transmitting Centres localised in the district of Lubuskie.
Źródło:: Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1159-1161
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 9.

Tytuł:: Architecture Design of The Hardware H.264/AVC Video Decoder
Autorzy:: Roszkowski, M.
Abramowski, A.
Wieczorek, M.
Pastuszak, G.
Powiązania:: https://bibliotekanauki.pl/articles/226831.pdf
Data publikacji:: 2010
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: H.264/AVC
video compression
FPGA
architecture design
Opis:: The need for real-time video compression systems requires a particular design methodology to achieve high troughput devices. The paper describes the architecture of the H.264/AVC decoder able to support SDTV and HDTV resolutions. The design applies many optimization techniques to reduce the resource consumption and maximize the throughput. The archietcture is verified with the software reference model JM16 and synhesized for FPGA technology. The maximal working frequency is 100 MHz for Stratix II devices.
Źródło:: International Journal of Electronics and Telecommunications; 2010, 56, 3; 291-300
2300-1933
Pojawia się w:: International Journal of Electronics and Telecommunications
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 10.

Tytuł:: Moduł predykcji Intra dla sprzętowego dekodera standardu H.264/AVC
Intra prediction hardware module for high profile H.264/AVC decoder
Autorzy:: Roszkowski, M.
Pastuszak, G.
Powiązania:: https://bibliotekanauki.pl/articles/156654.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: dekoder H.264/AVC
predykcja INTRA
FPGA
H.264/AVC decoder
intra prediction
Opis:: W artykule przedstawiony został sprzętowy moduł predykcji INTRA dla dekodera standardu H.264/AVC z obsługą profilu High. Zaprojektowany moduł obsługuje wszystkie tryby predykcji INTRA przewidziane w standardzie dla tego profilu, a także wszystkie dostępne podpróbkowania chrominancji. Moduł został zsyntetyzowany dla układów z rodziny Stratix 2 firmy Altera oraz w technologii ASIC TSMC 0,13 žm. Dla tej drugiej technologii osiągnięto maksymalną częstotliwość pracy równą 200 MHz. Weryfikacja wykazała, że zaprojektowany moduł jest w pełni zgodny ze standardem H.264/AVC, za wyjątkiem trybu MBAFF, a także że moduł jest zdolny do przetwarzania sekwencji HDTV w czasie rzeczywistym.
This paper presents an INTRA prediction module for a H.264/AVC HDTV decoder. The module supports H.264/AVC High Profile, without the MBAFF frame processing scheme, but with all chroma formats. The module is synthesized for Altera Stratix 2 device family and TSMC 0,13 žm technology. The maximal operating frequencies are 100 MHz and 200 MHz, respectively. The presented module is capable of the calculation of at least one prediction value per clock cycle. This means that the frequency of 100 MHz is enough to process 1920x1080 sequence with 4:2:0 sub-sampling in real time. Furthermore, the module is able to decode 1920x1080 sequence with 4:4:4 chroma format in real time when operating at 200 MHz. The module is based on widely used architecture of four parallel processing elements, each capable of computing of one prediction value. This architecture has been extended to support INTRA 8x8 modes and various chroma sub-samplings introduced in H.264/AVC High profile. All the within macroblock neighboring samples are kept in registers (Fig.1). In the case of the 8x8 prediction modes, the neighbouring samples filtering process is conducted by a separate filter module with throughput of one sample per clock cycle. The filtering is tightly coupled with the neighbouring reconstructed sample reception. Blocks of all sizes are decomposed into 4x4 blocks, and processed as such (Figs. 3 and 4). In the case of 8x8 blocks, 8x8 prediction modes are mapped as precisely as possible into 4x4 ones, to limit the number of processing element multiplexer inputs, which results in higher operating frequency of the module. The synthesis results are presented in Tabs. 2 and 3.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 46-48
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 11.

Tytuł:: Sprzętowa implementacja dekodera nagłówków i dekodera CAVLC w standardzie kompresji wideo H.264/AVC
Stream header decoder and context-adaptive variable-length decoder hardware module for H.264/AVC codec
Autorzy:: Wieczorek, M.
Pastuszek, G.
Powiązania:: https://bibliotekanauki.pl/articles/156422.pdf
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: kompresja wideo
CAVLC
H.264/AVC
video coding
Opis:: Poniższy artykuł zawiera opis sprzętowej realizacji dekodera nagłówków strumienia oraz kontekstowo-adaptacyjnego dekodera kodów zmiennej długości zgodnych ze standardem kompresji wideo H.264/AVC. Przedstawiony układ jest w stanie odczytać i zdekodować parametry strumienia oraz dane sterujące poszczególnych elementów składni jak również odtworzyć bloki współczynników zapisanych przy użyciu kodera VLC. Zaprojektowany moduł został poddany syntezie zarówno dla technologii FPGA jak i ASIC a poprawność jego działania została zweryfikowana zgodnie z modelem referencyjnym JM w wersji 16. Wyniki syntezy proponowanego dekodera pokazują, iż może pracować on z częstotliwością taktowania 100MHz na układach FPGA z rodziny Stratix II, co pozwala na obsłużenie sekwencji w wysokiej rozdzielczości HDTV.
This paper describes the implementation of a stream header decoder and a context-adaptive variable-length decoder in conformity with the H.264/AVC standard. This module is able to decode headers of syntax elements and to decode blocks of transform coefficients coded using context-adaptive variable-length coder. The designed module is synthesized based on FPGA and ASIC technologies and verified with the reference model JM in version 16. The implementation results show that the architecture can work at 100 MHz for FPGA Stratix II devices and can support HDTV in real time. There are two main methods of improving the CAVLC decoding process. The most common is a multi-symbol decoding architecture shown in [1], [4], and [5]. In [2] a Hierarchical logic for Look-up tables (HLLT) algorithm is proposed. It simplifies calculation of the coefficient-token parameter but generates a five-element long cascade which may reduce the speed of decoding process. In [5] also a way of grouping the coeffi-cient-token codewords is proposed. All the publications concentrate mainly on the CAVLC design and do not describe decoding of control data in detail (e.g., headers, macroblock/block types, coded block pattern, and motion vectors). The proposed binary decoder supports all the functionality of H.264/AVC High Profile, except of MBAFF mode and SEI elements. Although the architecture needs more logic gates than other analyzed designs, it enables also decoding of all syntax elements and provides much more functionality. The throughput is sufficient to support HDTV applica-tions in real time.
Źródło:: Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 64-66
0032-4140
Pojawia się w:: Pomiary Automatyka Kontrola
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "H.264/AVC" wg kryterium: Temat

Źródło danych

Dostawca treści

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język