Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "GATE" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-15 z 161
Tytuł:
Polyphase Comb Filter Based on Dispatching Input Bit-stream and Interlaying Multiplexer Techniques for Sigma-Delta ADCs
Autorzy:
Abdollahvand, S.
Goes, J.
Paulino, N.
Gomes, L.
Powiązania:
https://bibliotekanauki.pl/articles/397961.pdf
Data publikacji:
2012
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
filtr decymacyjny
filtr wielofazowy
modulator sigma-delta
field-programmable gate array
FPGA
decimation filter
Polyphase Comb filter
sigma-delta modulators
field programmable gate array (FPGA)
Opis:
This paper describes a new design approach for implementing a Polyphase Comb Filter (PCF) based on dispatching input bit-stream and interlaying multiplexer techniques. In order to make our solution more energy efficient in comparison with prior art, we start with a detailed analysis of the drawbacks and advantages of the existing classical techniques. A new structure based on a novel SINC3 design is proposed. This new design uses a controller unit to activate one sub-filter in each specific time interval. As a consequence, no input registers and switches are required. Since this decimation filter is working with a single-bit output bit-stream, the required multiplication function can be simply done by using interlaying multiplexers (MUXs). By interlaying different levels of MUXs along with the navigation of the input bit stream we can easily emulate the multiplication operation. The implementation in a Xilinx Spartan3 FPGA demonstrates the feasibility and hardware efficiency of our solution . The proposed new filter architecture can be readily applicable to any Sigma-Delta (ΣΔ) ADC with a single-bit output stream and it requires a reduced number of adders and registers when compared with the state-of-the-art approaches.
Źródło:
International Journal of Microelectronics and Computer Science; 2012, 3, 4; 152-158
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Compact nanosecond pulse generator based on IGBT and spark gap cooperation
Autorzy:
Achour, Y.
Starzyński, J.
Łasica, A.
Powiązania:
https://bibliotekanauki.pl/articles/202157.pdf
Data publikacji:
2020
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
pulsed power
nanosecond generator
Isolated Gate Bipolar Transistor (IGBT)
spark gap
avalanche mode Bipolar Junction Transistor
Opis:
The present paper describes a new architecture of a high-voltage solid-state pulse generator. This generator combines the two types of energy storage systems: inductive and capacitive, and consequently operates two types of switches: opening and closing. For the opening switch, an isolated gate bipolar transistor (IGBT) was chosen due to its interesting characteristics in terms of controllability and robustness. For the closing switch, two solutions were tested: spark-gap (SG) for a powerful low-cost solution and avalanche mode bipolar junction transistor (BJT) for a fully semiconductor structure. The new architecture has several advantages: simple structure and driving system, high and stable controllable repetition rate that can reach 1 kHz, short rising time of a few nanoseconds, high gain and efficiency, and low cost. The paper starts with the mathematical analysis of the generator operation followed by numerical simulation of the device. Finally add a comma the results were confirmed by the experimental test with a prototype generator. Additionally, a comparative study was carried out for the classical SG versus the avalanche mode BJT working as a closing switch.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2020, 68, 2; 377-388
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
FPGA implementations of low precision floating point multiply-accumulate
Autorzy:
Amaricai, A.
Boncalo, O.
Sicoe, O
Powiązania:
https://bibliotekanauki.pl/articles/397897.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
digital arithmetic
floating point arithmetic
FPGA
field programmable gate array (FPGA)
multiply-accumulate
dot product
arytmetyka cyfrowa
arytmetyka zmiennoprzecinkowa
field-programmable gate array
MAC
iloczyn skalarny
Opis:
Floating point (FP) multiply-accumulate (MAC) represents one of the most important operations in a wide range of applications, such as DSP, multimedia or graphic processing. This paper presents a FP MAC half precision (16-bit) FPGA implementation. The main contribution of this work is represented by the utilization of modern FPGA DSP block for performing both mantissa multiplication and mantissa accumulation. In order to use the DSP block for these operations, the alignment right shifts are performed before the multiply-add stage: a right shift on one of the multiplicand, and, a left shift for the other. This results in efficient DSP usage; thus both cost savings and higher performance (high working frequencies and low latencies) are targeted for MAC operations.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 4; 159-163
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modeling the characteristics of high-k HfO2-Ta2O5 capacitor in Verilog-A
Autorzy:
Angelov, G. V.
Powiązania:
https://bibliotekanauki.pl/articles/398142.pdf
Data publikacji:
2011
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
modelowanie elementów elektronicznych
model kompaktowy
symulacja obwodu
dielektryk bramkowy o wysokiej przenikalności elektrycznej
Verilog-A
Spectre
device modeling
compact models
circuit simulation
high-k gate dielectric
Opis:
A circuit simulation model of a MOS capacitor with high-k HfO2-Ta2O5 mixed layer is developed and coded in Verilog-A hardware description language. Model equations are based on the BSIM3v3 model core. Capacitance-voltage (C-V) and current-voltage (I-V) characteristics are simulated in Spectre circuit simulator within Cadence CAD system and validated against experimental measurements of the HfO2-Ta2O5 slack structure.
Źródło:
International Journal of Microelectronics and Computer Science; 2011, 2, 3; 105-112
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Surface Potential Modeling of a High-k HfO2-Ta2O5 Capacitor in Verilog-A
Autorzy:
Angelov, G. V.
Powiązania:
https://bibliotekanauki.pl/articles/397997.pdf
Data publikacji:
2012
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
modelowanie elementów elektronicznych
model kompaktowy
PSP
symulacja obwodu
dielektryk bramkowy o wysokiej przenikalności elektrycznej
Verilog-A
Spectre
device modeling
compact models
circuit simulation
high-k gate dielectric
Opis:
A compact model of a high-k HfO2-Ta2O5 mixed layer capacitor stack is developed in Matlab. Model equations are based on the surface potential PSP model. After fitting the C-V characteristics in Matlab the model is coded in Verilog-A hardware description language and it is implemented as external library in Spectre circuit simulator within Cadence CAD system. The results are validated against the experimental measurements of the HfO2-Ta2O5 stack structure.
Źródło:
International Journal of Microelectronics and Computer Science; 2012, 3, 3; 111-118
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Development of an embedded FPGA-based data acquisition system dedicated to zero power reactor noise experiments
Autorzy:
Arkani, M.
Khalafi, H.
Vosoughi, N.
Powiązania:
https://bibliotekanauki.pl/articles/220709.pdf
Data publikacji:
2014
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
zero power reactor (ZPR) noise
time interval measurement
probability distribution function (PDF)
field programmable gate array (FPGA)
data acquisition system (DAS)
nuclear reactor
neutron detection
Opis:
An embedded time interval data acquisition system (DAS) is developed for zero power reactor (ZPR) noise experiments. The system is capable of measuring the correlation or probability distribution of a random process. The design is totally implemented on a single Field Programmable Gate Array (FPGA). The architecture is tested on different FPGA platforms with different speed grades and hardware resources. Generic experimental values for time resolution and inter-event dead time of the system are 2.22 ns and 6.67 ns respectively. The DAS can record around 48-bit x 790 kS/s utilizing its built-in fast memory. The system can measure very long time intervals due to its 48-bit timing structure design. As the architecture can work on a typical FPGA, this is a low cost experimental tool and needs little time to be established. In addition, revisions are easily possible through its reprogramming capability. The performance of the system is checked and verified experimentally.
Źródło:
Metrology and Measurement Systems; 2014, 21, 3; 433-446
0860-8229
Pojawia się w:
Metrology and Measurement Systems
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A novel proposal for all-optical XOR/XNOR gate using a nonlinear photonic crystal based ring resonator
Autorzy:
Asghari, Mehrnoush
Moloudian, Gholamhosein
Hassangholizadeh-Kashtiban, Mahdi
Powiązania:
https://bibliotekanauki.pl/articles/173268.pdf
Data publikacji:
2019
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
photonic crystal
optical logics
XOR gate
XNOR gate
Kerr effect
Opis:
Optical logic gates are very important structures required for creating all-optical digital signal processing systems. Optical XOR and XNOR gates can be used for designing optical adders and optical comparators, respectively. In this paper we proposed a novel structure which can be used for simultaneous implementation of optical XOR and XNOR logic gates. The proposed structure was designed using a nonlinear photonic crystal ring resonator. The delay time for XOR and XNOR gates are 1.7 and 3 ps, respectively.
Źródło:
Optica Applicata; 2019, 49, 2; 283-291
0078-5466
1899-7015
Pojawia się w:
Optica Applicata
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Baszta Bramy Lubawskiej w Nowym Mieście Lubawskim w świetle nowych badań
The tower of the Lubawska Gate in Nowe Miasto Lubawskie in the light of new research
Autorzy:
Bański, R.
Powiązania:
https://bibliotekanauki.pl/articles/218200.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Konserwatorów Zabytków
Tematy:
baszta
Brama Lubawska
Nowe Miasto Lubawskie
Lubawska Gate
tower
Opis:
Baszta Bramy Lubawskiej w Nowym Mieście Lubawskim (d. Neumark) powstała w II połowie XIV wieku. Jak dotychczas zabytek ten nie był objęty zainteresowaniem badawczym, chociaż posiada interesującą ikonografię z XVII i XVIII wieku obrazującą jego przekształcenia. Zmiany, jakie nastąpiły w XVIII wieku, utrwalone zostały w XIX wieku, kiedy to baszta została zaadaptowana na sąd, więzienie oraz strażnicę straży pożarnej. Obecnie baszta wykorzystywana jest jako siedziba ZHP. Potrzeba naprawy dachu pozwoliła na wykonanie badań architektonicznych. Rezultatem badań stało się odkrycie reliktów pierwotnej gotyckiej konstrukcji dachu. Przekaz ikonograficzny jest zgodny z rozpoznanymi elementami, tym samym potwierdzone zostało unikatowe rozwiązanie szczytu baszty z 4 gankami z każdej strony baszty. Tego typu rozwiązanie nie jest typowe w architekturze gotyckiej. Wykonana analiza wykazała, iż podobna forma szczytu baszty znana jest z Rothenburga we Frankonii. Istnienie baliwatu Zakonu Krzyżackiego we Frankonii oraz migracja osadnicza z tych terenów do Państwa Zakonnego jest potwierdzona na II połowę XIV wieku. Poświadczałoby to proweniencję tego rozwiązania. W ramach projektu naprawy dachu baszty zaproponowano poprawę estetyczną istniejących zniszczonych szczytów. Mimo ograniczonych środków na remont opracowany projekt konserwatorski przywracał obecność formy ganków, choć jedynie na istniejących obecnie szczytach. Działanie takie służyłoby przywróceniu w społecznej świadomości faktu zachowania w Nowym Mieście Lubawskim oryginalnego i unikatowego zabytku. Decyzją Wojewódzkiego Konserwatora Zabytków zakres prac ograniczono jedynie do naprawy dachu. Należy oczekiwać, iż w przyszłości wykonana zostanie pełna rekonstrukcja szczytu baszty, a przeprowadzone badania architektoniczne będą jej mocną podstawą.
The tower of the Lubawska Gate in Nowe Miasto Lubawskie (formerly Neumark) was erected in the 2nd half of the 14th century. So far the monument has not been of much scientific interest, although it has an interesting iconography from the 17th and 18th century reflecting its transformations. Alterations which took place in the 18th century were preserved in the 19th century when the tower was adapted to house a court of law, prison and a fire brigade headquarters. Currently the tower is used for the Polish Scouts headquarters. The need to repair the roof allowed for conducting architectonic research, the result of which was discovering the relics of the original Gothic roof construction. The iconographic record agrees with the identified elements, thus confirming the unique solution of the tower top with 4 galleries on each side of the tower. That type of solution is not typical for Gothic architecture. The conducted analysis revealed that a similar form of the tower top is known from Rothenburg in Franconia. The existence of the Teutonic Knights' bailiwick in Franconia and settlement migration from that region to the State of the Teutonic Order has been confirmed for the 2nd half of the 14th century, which would confirm the provenance of the solution. Within the project of the tower roof repair it was suggested that the aesthetics of the existing damaged tops could be improved. Despite limited financial means for renovation, the prepared conservation project restored the form of galleries, but only on the currently existing tops. Such approach would serve to restore to the social conscience the fact of preserving an original and unique monument in Nowe Miasto Lubawskie. By the decision of the Voivodeship Monument Conservator the range of work was limited merely to repairing the roof. It is to be expected that a full reconstruction of the tower top will be carried out in the future, and the conducted architectonic research will serve as its basis.
Źródło:
Wiadomości Konserwatorskie; 2011, 30; 43-57
0860-2395
2544-8870
Pojawia się w:
Wiadomości Konserwatorskie
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja sprzętowa algorytmu MD5 w układach FPGA z użyciem mikroprogramowanego układu sterującego
Hardware implementation of MD5 algorithm in FPGAs using compositional microprogram control unit
Autorzy:
Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/155117.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
osadzony blok pamięci
algorytm MD5
FPGA
MD5
compositional microprogram control unit (CMCU)
field programmable gate array (FPGA)
Embedded Memory Block
Opis:
W artykule przedstawiona została koncepcja implementacji sprzętowej algorytmu MD5 z wykorzystaniem mikroprogramowanego układu sterującego. Cechą charakterystyczną rozwiązania jest wykorzystanie osadzonych bloków pamięci do realizacji układu sterującego. Przedstawione rozwiązanie jest przeznaczone przede wszystkim do realizacji w układach FPGA. W artykule przedstawione zostały wyniki syntezy kilku wybranych struktur układów mikroprogramowanych. Otrzymane wyniki zostały porównane do typowej realizacji w postaci automatu Moore'a.
The paper presents an example of application of Compositional Microprogram Control Unit (CMCU) to hardware implementation of MD5 algorithm. The MD5 algorithm is a widely used hash function with a 128-bit hash value. MD5 is used in many security applications, for example to hash passwords in FreeBSD operating system [14]. MD5 is also commonly used to check the integrity of files. MD5 was designed by Ron Rivest in 1991 [10]. Other similar algorithms are SHA [7] and RIPEMD [6]. The hardware implementation of MD5 in FPGAs is usually based on embedded memory blocks (EMB) because the algorithm uses a lot of constants during calculations [8]. In the paper the authors present an alternative solution in which constants are generated by CMCU (Fig. 3) circuit. The CMCU is also based on EMB. It can generate constants for MD5 and also signals for other tasks. The research results show that CMCU requires less hardware amount when compared to traditional Moore FSM (Tab. 1). The results were obtained using Xilinx ISE 12.1 and Xilinx Spartan-3 (xc3s50-5pq208) [13]. The models of control units were generated by the authors' software.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 868-870
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mikroprogramowany układ sterujący z współdzieleniem kodów oraz mikroinstrukcjami sterującymi
Compositional microprogram control unit with code sharing and control microinstructions
Autorzy:
Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/154793.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
współdzielenie kodów
łańcuch bloków operacyjnych
tabela LUT
osadzony blok pamięci
compositional microprogram control unit (CMCU)
code sharing
operational linear chain
field programmable gate array (FPGA)
lookup table
design
Embedded Memory Block
Opis:
W artykule przedstawiona została metoda syntezy umożliwiająca zmniejszenie liczby tablic LUT potrzebnych do realizacji układu mikroprogramowanego z współdzieleniem kodów. Metoda jest przeznaczona dla układów FPGA z osadzonymi blokami pamięci. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca z użyciem osadzonych bloków pamięci. Redukcję liczby tablic LUT osiągnięto dzięki wykorzystaniu klas łańcuchów pseudorównoważnych. W artykule przedstawiono przykład zastosowania proponowanej metody oraz rezultaty eksperymentów.
The paper presents new research results of synthesis of Composi-tional Microprogram Control Unit (CMCU) with Codes Sharing. The method allows reduction of look-up table elements in the combina-tional part of the control unit. The method assumes application of field-programmable gate arrays for implementation of the combinational part, whereas embedded-memory blocks are used for implementation of its control memory. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [16, 18]. The problem of the CU optimisation is still actual in computer science and it solution permits to decrease the cost of the system [17]. The proposed method is oriented on reduction of hardware amount of CMCU addressing circuit by placing codes of classes of pseudoequivalent states in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [4]. The research results show that application of the method to tested control algorithms gives on average 50% decrease in hardware amount when compared to CMCU based structure (Tab. 2). The results were obtained using Xilinx ISE. The models of control units were generated by the authors' software using the control algorithms from [15].
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 780-783
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Reduction in the number of LUT elements for control units with code sharing
Autorzy:
Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/908135.pdf
Data publikacji:
2010
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
mikroprogramowany układ sterujący
współdzielenie kodów
układ programowalny
tablica przeglądowa
field programmable gate array (FPGA)
lookup table
design
Embedded Memory Block
compositional microprogram control unit (CMCU)
code sharing
operational linear chain
Opis:
Two methods are proposed targeted at reduction in the number of look-up table elements in logic circuits of compositional microprogram control units (CMCUs) with code sharing. The methods assume the application of field-programmable gate arrays for the implementation of the combinational part of the CMCU, whereas embedded-memory blocks are used for implementation of its control memory. Both methods are based on the existence of classes of pseudoequivalent operational linear chains in a microprogram to be implemented. Conditions for the application of the proposed methods and examples of design are shown. Results of conducted experiments are given.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2010, 20, 4; 751-761
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analiza bilansu azotu, fosforu i potasu w łąkarskich gospodarstwach ekologicznych
Analysis of nitrogen, phosphorus and potassium balance in meadow organic farms
Autorzy:
Barszczewski, J.
Jankowska-Huflejt, H.
Wolicka, M.
Powiązania:
https://bibliotekanauki.pl/articles/338490.pdf
Data publikacji:
2007
Wydawca:
Instytut Technologiczno-Przyrodniczy
Tematy:
bilans u wrót gospodarstwa
gospodarstwa ekologiczne zróżnicowane obszarowo
obsada zwierząt
struktura użytkowania i zasiewów
trwałe użytki zielone
animal stock
balance at the farm's gate
land use and crop structure
organic farms of various areas
permanent grasslands
Opis:
Ekologiczny sposób gospodarowania ogranicza ilość składników wprowadzanych do gospodarstwa z zewnątrz i może zakłócać/utrudniać racjonalną gospodarkę tymi składnikami. Oceny gospodarowania składnikami N, P, K w wybranych, zróżnicowanych obszarowo, gospodarstwach ekologicznych z dużym udziałem trwałych użytków zielonych dokonano na podstawie badań ankietowych prowadzonych w latach 2005-2006. Opracowano bilanse tych składników wykorzystując metodę "u wrót gospodarstwa". Salda tych bilansów były wyraźnie zróżnicowane w zależności od obszaru gospodarstwa, a także obsady zwierząt, struktury zasiewów i udziału trwałych użytków zielonych w użytkach rolnych i udziału bobowatych w runi. Najwyższe salda bilansu azotu (nadwyżki), stwierdzono w grupie gospodarstw najmniejszych 1,0-10,0 ha, charakteryzujących się największą obsadą zwierząt gospodarskich, i największych, z grupy >50 ha o znacznie mniejszej obsadzie zwierząt i z dominacją zbóż w strukturze zasiewów. Najbardziej wyrównane salda bilansu azotu wystąpiły w grupie gospodarstw 10,1-20,0 ha, charakteryzujących się średnią obsadą zwierząt (0,8 DJP·ha-¹), mniejszym udziałem użytków zielonych w UR oraz dużą różnorodnością upraw polowych. Salda bilansu fosforu i potasu w większości gospodarstw były ujemne, wskazujące przede wszystkim na potrzebę zwiększenia obsady zwierząt i produkcji obornika.
Ecological way of farming may limit the input of elements to the farm and may disturb/hamper rational use of these elements. N, P and K management in selected organic farms of various areas and large part of permanent grasslands was assessed based on questionnaire studies in the years 2005-2006. Nutrient balance was calculated with the "at the farm's gate" method. The balances were distinctly differentiated depending on farms' area, animal stock, crop structure, percentage share of grasslands in total croplands and the share of legumes in sward. The largest nitrogen surplus was found in smallest farms of an area from 1.0 to 10.0 ha having large animal stock and in the largest farms of an area over 50 ha with much smaller animal stock and cereals dominating in the crop structure. Most even nitrogen balance was characteristic for farms of 10.1 to 20.0 ha with medium animal stock (0.8 LU ha-¹), smaller percentage of grasslands and variable field crops. Phosphorus and potassium balance was negative in most farms indicating the need for increasing animal stock and manure production.
Źródło:
Woda-Środowisko-Obszary Wiejskie; 2007, T. 7, z. 2b; 7-19
1642-8145
Pojawia się w:
Woda-Środowisko-Obszary Wiejskie
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Challenges in ultrathin oxide layers formation
Autorzy:
Beck, R.B.
Jakubowski, A.
Łukasiak, L.
Korwin-Pawłowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/307646.pdf
Data publikacji:
2001
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
silicon technology
oxidation
PECVD
RTO
gate oxide
ultrathin
layers
Opis:
In near future silicon technology cannot do without ultrathin oxides, as it becomes clear from the "Roadmap'2000". Formation, however, of such layers, creates a lot of technical and technological problems. The aim of this paper is to present the technological methods, that potentially can be used for formation of ultrathin oxide layers for next generations ICs. The methods are briefly described and their pros and cons are discussed.
Źródło:
Journal of Telecommunications and Information Technology; 2001, 1; 27-34
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ultrathin oxynitride films for CMOS technology
Autorzy:
Beck, R.B.
Jakubowski, A.
Powiązania:
https://bibliotekanauki.pl/articles/308025.pdf
Data publikacji:
2004
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
MOS technology
gate stack
ultrathin oxynitride layers
high temperature processing
plasma processing
Opis:
In this work, a review of possible methods of oxynitride film formation will be given. These are different combinations of methods applying high-temperature oxidation and nitridation, as well as ion implantation and deposition techniques. The layers obtained using these methods differ, among other aspects in: nitrogen content, its profile across the ultrathin layer,... etc., which have considerable impact on device properties, such as leakage current, channel mobility, device stability and its reliability. Unlike high-temperature processes, which (understood as a single process step) usually do not allow the control of the nitrogen content at the silicon-oxynitride layer interface, different types of deposition techniques allow certain freedom in this respect. However, deposition techniques have been believed for many years not to be suitable for such a responsible task as the formation of gate dielectrics in MOS devices. Nowadays, this belief seems unjustified. On the contrary, these methods often allow the formation of the layers not only with a uniquely high content of nitrogen but also a very unusual nitrogen profile, both at exceptionally low temperatures. This advantage is invaluable in the times of tight restrictions imposed on the thermal budget (especially for high performance devices). Certain specific features of these methods also allow unique solutions in certain technologies (leading to simplifications of the manufacturing process and/or higher performance and reliability), such as dual gate technology for system-on-chip (SOC) manufacturing.
Źródło:
Journal of Telecommunications and Information Technology; 2004, 1; 62-69
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Applying shallow nitrogen implantation from rf plasma for dual gate oxide technology
Autorzy:
Bieniek, T.
Beck, R. B.
Jakubowski, A.
Głuszko, G.
Konarski, P.
Ćwil, M.
Powiązania:
https://bibliotekanauki.pl/articles/308685.pdf
Data publikacji:
2007
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
CMOS
dual gate oxide
gate stack
oxynitride
plasma implantation
Opis:
The goal of this work was to study nitrogen implantation from plasma with the aim of applying it in dual gate oxide technology and to examine the influence of the rf power of plasma and that of oxidation type. The obtained structures were examined by means of ellipsometry, SIMS and electrical characterization methods.
Źródło:
Journal of Telecommunications and Information Technology; 2007, 3; 3-8
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 161

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies