Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "CMOS" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Wyrównaj
Wyświetlanie 1-15 z 86
Tytuł:
Wykorzystanie kamer CMOS do rejestracji obrazów w zakresie bliskiej podczerwieni
Using the CMOS cameras for image recording in near infrared range
Autorzy:
Rybaczewski, P.
Wiczyński, G.
Powiązania:
https://bibliotekanauki.pl/articles/376365.pdf
Data publikacji:
2013
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
kamera CMOS
prześwietlanie peryferyjnych części ciała
transmitancja optyczna śródręcza
transiluminacja
Opis:
W pracy przeprowadzono ocenę możliwości aplikacyjnych dwóch kamer CMOS w prześwietlaniu peryferyjnych części ciała. Wykonano badania porównawcze dwóch typów kamer, przyjmując metodykę pomiaru zgodną z przyjętym sposobem prześwietlania obiektów biologicznych w układzie docelowym. Badania przeprowadzono przy zastosowaniu kamer tego samego producenta różniących się charakterystyką widmową. Porównano wyznaczone charakterystyki widmowe z danymi katalogowymi producenta. Wyznaczono transmitancję widmową dwóch typów obiektywów. Porównano obiektyw o podwyższonej czułości w zakresie bliskiej podczerwieni z obiektywem przeznaczonym do pracy w zakresie widzialnym. Uzyskane charakterystyki widmowe odniesiono do przykładowej transmitancji optycznej śródręcza.
In the paper the assessment of the possibility of using two CMOS cameras for transilluminating the peripheral body parts are presented. The comparative tests were performed for two camera types with the adoption of the measurement methodology similar to the transillumination of the perypherial body parts in a target circuit. Cameras of the same producer but with different spectral characteristics were used in the research. Spectral sensitivity characteristics obtained during the research are different from the ones provided in producer’s data sheets. There was also the spectral transmittance for two types of a lens delineated - the first lens with high sensitivity in the near infrared, the second intended for use in the visible range. The obtained results were related to a sample transmittance of the peripheral body parts of (for example metacarpus).
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2013, 76; 161-168
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Współczesne cyfrowe sensory wizyjne w fotogrametrii bliskiego zasięgu
Present digital imaging sensors in close range photogrammetry
Autorzy:
Sawicki, P.
Powiązania:
https://bibliotekanauki.pl/articles/262497.pdf
Data publikacji:
2006
Wydawca:
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie. Wydawnictwo AGH
Tematy:
sensor wizyjny
CCD
CMOS
still video
kamera cyfrowa
bliski zasięg
imaging sensor
digital camera
close range
Opis:
W fotogrametrii bliskiego zasięgu w ostatnich kilkunastu latach dominuje cyfrowa rejestracja obrazów za pomocą optyczno-elektronicznych systemów. Cyfrowe sensory zobrazowania są podstawowym elementem hardware'u fotogrametrycznych systemów pomiarowych 3D typu on-line i off-line. W pracy wykonano klasyfikację optycznych sensorów cyfrowych. Scharakteryzowano parametry techniczne i porównano cechy sensorów "solid state" typu CCD i CMOS. Omówiono różne typy wizyjnych sensorów cyfrowych, które są stosowane w aplikacjach bliskiego zasięgu - cyfrowe kamery wideo CCD, konstrukcje "still video", kamery wysokorozdzielcze, kamery z systemem skanowania, kamery panoramiczne, szybkie kamery cyfrowe. Przedstawiono analizę aktualnego potencjału fotogrametrycznych cyfrowych sensorów wizyjnych stosowanych w bliskim zasięgu oraz sformułowano tendencje ich rozwoju.
Digital images acquisition using optoelectronical systems has been predominant in close range photogrammetry for a dozen years. Digital imaging sensors are the basic hardware element of on-line and off-line photogrammetric 3D measurement systems. The classification of optical digital sensors is presented in the paper. The technical parameters of solid state sensors of CCD and CMOS type were determined and the characteristics were compared. Various types of optical digital sensors - digital video cameras, still video cameras, high-resolution digital cameras, scanning cameras, panorama cameras and high-speed cameras - used in close range applications are discussed. An analysis of the current potential of photogrammetric close range digital imaging sensors and its future development is formulated.
Źródło:
Geodezja / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie; 2006, 12, 2/1; 397-406
1234-6608
Pojawia się w:
Geodezja / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wielokanałowy układ scalony do złożonych eksperymentów neurobiologicznych
Multichannel integrated circuit for complex neurobiology experiments
Autorzy:
Kmon, P.
Powiązania:
https://bibliotekanauki.pl/articles/154859.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
wielokanałowe układy scalone
eksperymenty neurobiologiczne
układy pikselowe
CMOS
multichannel integrated circuits
neurobiological experiments
pixel circuits
Opis:
Praca zawiera opis projektu oraz rezultaty pomiarów 8-kanałowego układu scalonego przeznaczonego do rejestracji szerokiej gamy sygnałów neurobiologicznych. Układ został wykonany w submikronowej technologii CMOS 180nm. Pojedynczy kanał pomiarowy jest zasilany napięciem š0.9V, pobiera 11 žW mocy i zajmuje 0.06 mm2 powierzchni. Każdy z torów odczytowych jest wyposażony w cyfrowe rejestry konfiguracyjne pozwalające na niezależną kontrolę wzmocnienia napięciowego czy też dolnej i górnej częstotliwości granicznej. Dzięki tym rejestrom użytkownik ma możliwość ustawienia dolnej częstotliwości granicznej w zakresie 0.3 Hz - 900 Hz zaś górna częstotliwość graniczna może być ustawiona skokowo na wartość 280 Hz lub 9 kHz. Wzmocnienie napięciowe może być ustawione na wartość 260 V/V lub 1000 V/V. Wejściowe szumy napięciowe dla ustawionego pasma częstotliwościowego 1 Hz - 9 kHz wynoszą 5 žVRMS.
This paper presents a low noise, low power electronic chip comprising 8-channels of neural recording amplifiers that occupy very small silicon area and are suitable to integrate with multielectrode arrays in cortical implants where power, area and low input referred noise are very severe restrictions. The author analyses the main problems existing in neural recording systems processed in modern submicron technologies and introduces methods allowing avoiding them. There are also presented the design and measurement results of this chip. Each recording channel is equipped with a control register that enables setting the main chip parameters independently in each recording site. Thanks to this functionality, a user is capable to set the lower cut-off frequency in the 0.3 Hz - 900 Hz range, the upper cut-off frequency can be switched either to 280 Hz or 9 kHz, while the voltage gain can be set either to 260 V/V or 1000 V/V. A single recording channel is supplied from š0.9V, consumes only 11 žW of power, and its input referred noise is equal to 5 žV for 1 Hz - 9 kHz bandwidth. The chip parameters presented in this paper make it a good candidate for using in modern multichannel pixel 3-D neurobiology applications.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 4, 4; 376-378
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Weryfikacja czasów obliczeń heurystycznych algorytmów redukcji poboru mocy układów cyfrowych CMOS
Computational time verification of heuristic algorithms forlIow power design of CMOSs circuits
Autorzy:
Szcześniak, W.
Powiązania:
https://bibliotekanauki.pl/articles/268918.pdf
Data publikacji:
2008
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
redukcja poboru mocy
cyfrowe układy CMOS
heurystyczne algorytmy redukcji poboru mocy
low power design
digital CMOS circuits
heuristic low power design algorithms
Opis:
W pracy zaprezentowano przeprowadzoną komputerową weryfikację czasów obliczeń piętnastu nowoutworzonych algorytmów heurystycznych dla potrzeb redukcji poboru mocy cyfrowych układów CMOS. W zrealizowanych badaniach eksperymentalnych wykorzystano ogólnodostępne przykłady testowe ISCAS, zaczerpnięte z laboratorium CBL. Uzyskane wyniki pozwalają na akceptację nowoopracowanych algorytmów redukcji poboru mocy układów CMOS z punktu widzenia ich złożoności obliczeniowej.
This paper presents a computer verification of computational complexity of 15 newly elaborated heuristic algorithmsfor low power design of digital CMOS circuits. The verified algorithms were tested against a set of commonly available ISCAS benchmarks from CBL laboratory. The computational complexities of the tested heuristic algorithms were verified experimentally.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2008, 25; 151-154
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Versatile low-output-resistance low-voltage current-to-voltage analog converter
Autorzy:
Wojtyna, R.
Powiązania:
https://bibliotekanauki.pl/articles/397867.pdf
Data publikacji:
2016
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
CMOS analog integrated circuits
low-voltage signal processing
current to voltage conversion
transresistor
układy analogowe CMOS
układy scalone CMOS
przetwarzanie sygnałów
konwersja prąd na napięcie
transrezystor
Opis:
The paper presents a simple low-voltage transresistor attractive for on-chip analog-signal-processing. The proposed circuit offers not only an almost rail-to-rail operation and quite good linearity of DC transfer characteristic but also reasonably low value of its output resistance. This enables a voltage mode operation even if the transresistor is loaded by a not necessarily very high loading resistance. The obtained result is due to adding to the transresistor-input-stage a simple rail-to-rail voltage follower. The presented solution is an original proposal of the author. Input stage of the transresistor is built of only 4 MOS transistors and creates a simple quasi-linear current-to-voltage convertor. Output stage of it is built of 9 MOS transistors, plays a role of a very precise atypical voltage follower. In respect of simplicity and headroom, the proposed follower is better than conventional OA-based voltage followers. Preliminary simulation results are in a good agreement with the theory presented.
Źródło:
International Journal of Microelectronics and Computer Science; 2016, 7, 2; 73-78
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Upgraded low voltage analog Current-to-Voltage converter with negative feedback
Autorzy:
Wojtyna, R.
Powiązania:
https://bibliotekanauki.pl/articles/397781.pdf
Data publikacji:
2017
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
analog signal processing
current-to-voltage converters
feedback theory
analog CMOS electronics
analogowe przetwarzanie sygnałów
przetworniki prądowo-napięciowe
teoria sprzężenia zwrotnego
CMOS
Opis:
In this paper, an improved version of a current to voltage (C-V) converter is proposed. As compared to the previous version, the number of used transistors has been reduced by 1 and equals 7. The main results of this change are: an improvement of the circuit transfer function linearity, reduction the converter input resistance and decrease of the required supply voltage. Improvements in the considered converter results not only from the reduction of the number of the used transistors but also from the proposed realization of the feedback loop. In this way, it was possibly to get a strong loop gain. As a results, the achieved minimum supply voltage has been reduces from 2V, in case of the previous published converter version, to as low level as 1.2 V, in the case of the newly proposed solution. As for the linearity of the C-V transfer function, apart from its strong loop gain, an important role play also output transistors operating in a small drain to source region (linear region). Working in this region, one obtains a quasi linear voltage to current relationship. The theoretical and simulation results are in a good agreement and are promising.
Źródło:
International Journal of Microelectronics and Computer Science; 2017, 8, 2; 80-84
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ultra-low-voltage LNA with high gain and low noise figure
Autorzy:
Bastos, I.
Oliveira, L. B.
Oliveira, J. P.
Goes, J.
Silva, M. M.
Powiązania:
https://bibliotekanauki.pl/articles/397785.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
LNA
CMOS
noise cancellation
redukcja szumów
Opis:
We present a balun LNA with noise and distortion cancellation using double feedforward. A common-gate and a common-source stage are combined, and their resistive loads are replaced by transistors biased close to saturation to allows low supply voltage, without gain degradation. The proposed feedforward boosts the LNA gain and reduces the noise figure (NF). Simulation results with a 130 nm CMOS technology show that the gain is up to 24 dB and the NF is below 3.2 dB. The total power dissipation is 2.25 mW, leading to an FoM of 6.4 mW-1 with 0.6 V supply.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 3; 124-128
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
TSSOI as an efficient tool for diagnostics of SOI technology in Institute of Electron Technology
Autorzy:
Barański, M.
Domański, K.
Grabiec, P.
Grodner, M.
Jaroszewicz, B.
Kociubiński, A.
Kucewicz, W.
Kucharski, K.
Marczewski, J.
Niemiec, H.
Sapor, M.
Tomaszewski, D.
Powiązania:
https://bibliotekanauki.pl/articles/308825.pdf
Data publikacji:
2005
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
SOI CMOS technology
pixel detector
test structure
Opis:
This paper reports a test structure for characterization of a new technology combining a standard CMOS process with pixel detector manufacturing technique. These processes are combined on a single thick-_lm SOI wafer. Preliminary results of the measurements performed on both MOS SOI transistors and dedicated SOI test structures are described in detail.
Źródło:
Journal of Telecommunications and Information Technology; 2005, 1; 85-93
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Thermal analysis of CMOS voltage-controlled oscillators
Analizy termiczne generatorów przestrajanych napięciem
Autorzy:
Frankiewicz, M.
Kos, A.
Powiązania:
https://bibliotekanauki.pl/articles/408120.pdf
Data publikacji:
2012
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
VCO
układy rezonansowe
generatory pierścieniowe
CMOS
temperatura
LC
RO
temperature
Opis:
The paper presents impact of chip temperature on frequency generated by Voltage-Controlled Oscillators. Three different CMOS structures have been tested. Resonant cross-coupled oscillator was designed and fabricated in AMS 0.35 žm (3.3 V) technology and has at ambient temperature the frequency range from 2.2 to 2.5 MHz. Two different ring oscillators were designed in UMC 0.18 žm (1.8 V) technology and have at ambient temperature the frequency range respectively from 0.6 to 2.8 GHz and from 0.4 to 1.9 GHz. All circuits were designed using full-custom technique. Influence of temperature to tuning range and power consumption has been investigated.
Artykuł przedstawia wpływ temperatury na działanie generatorów przestrajanych napięciem VCO. Przebadane zostały trzy różne struktury układów CMOS. Generator rezonansowy został zaprojektowany i sfabrykowany w technologii AMS 0,35 žm (3,3 V) i w temperaturze pokojowej generuje częstotliwości z zakresu ad 2,2 do 2,5 MHz. Dwa odmienne generatory pierścieniowe zostały zaprojektowane w technologii UMC 0,18 žm (1,8 V) i generują częstotliwości z zakresu odpowiednio od 0,6 do 2,8 GHz oraz od 0,4 do 1,9 GHz. Wszystkie układy zostały zaprojektowane techniką full-custom. Przetestowane zostało oddziaływanie termiczne na zakres przestrajania oraz pobór mocy generatorów.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2012, 4b; 3-6
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The influence of annealing (900?C) of ultra-thin PECVD silicon oxynitride layers
Autorzy:
Mroczyński, R.
Głuszko, G.
Beck, R. B.
Jakubowski, A.
Ćwil, M.
Konarski, P.
Hoffman, P.
Schmeißer, D.
Powiązania:
https://bibliotekanauki.pl/articles/308691.pdf
Data publikacji:
2007
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
ultra-thin dielectrics
silicon oxynitride
PECVD
CMOS
Opis:
This work reports on changes in the properties of ultra-thin PECVD silicon oxynitride layers after high- temperature treatment. Possible changes in the structure, composition and electrophysical properties were investigated by means of spectroscopic ellipsometry, XPS, SIMS and electrical characterization methods (C-V, I-V and charge- pumping). The XPS measurements show that SiOxNy is the dominant phase in the ultra-thin layer and high-temperature annealing results in further increase of the oxynitride phase up to 70% of the whole layer. Despite comparable thickness, SIMS measurement indicates a densification of the annealed layer, because sputtering time is increased. It suggests complex changes of physical and chemical properties of the investigated layers taking place during high-temperature annealing. The C-V curves of annealed layers exhibit less frequency dispersion, their leakage and charge-pumping currents are lower when compared to those of as-deposited layers, proving improvement in the gate structure trapping properties due to the annealing process.
Źródło:
Journal of Telecommunications and Information Technology; 2007, 3; 16-19
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The Impact of Noise and Mismatch on SAR ADCs and a Calibratable Capacitance Array Based Approach for High Resolutions
Autorzy:
Mueller, J. H.
Strache, S.
Busch, L.
Wunderlich, R.
Heinen, S.
Powiązania:
https://bibliotekanauki.pl/articles/226396.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
analog-digital conversion
analog-digital integrated circuits
calibration
CMOS integrated circuits
mathematical model
MATLAB
mixed analog digital integrated circuits
noise
numerical simulation
prediction methods
Opis:
This paper describes widely used capacitor structures for charge-redistribution (CR) successive approximation register (SAR) based analog-to-digital converters (ADCs) and analyzes their linearity limitations due to kT/C noise, mismatch and parasitics. Results of mathematical considerations and statistical simulations are presented which show that most widespread dimensioning rules are overcritical. For high-resolution CR SAR ADCs in current CMOS technologies, matching of the capacitors, influenced by local mismatch and parasitics, is a limiting factor. For high-resolution medium-speed CR SAR ADCs, a novel capacitance array based approach using in-field calibration is proposed. This architecture promises a high resolution with small unit capacitances and without expensive factory calibration as laser trimming.
Źródło:
International Journal of Electronics and Telecommunications; 2013, 59, 2; 161-167
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Test Procedures for Synchronized Oscillators Network CMOS VLSI Chip
Autorzy:
Kowalski, J.
Strzelecki, M.
Powiązania:
https://bibliotekanauki.pl/articles/226984.pdf
Data publikacji:
2015
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
neural networks chip testing
synchronized oscillator network
parallel image segmentation
analog-digital VLSI CMOS implementation
Opis:
The paper presents test procedures designed for application - specific integrated circuit (ASIC) CMOS VLSI chip prototype that implements a synchronized oscillator neural network with a matrix size of 32×32 for object detecting in binary images. Networks of synchronized oscillators are recently developed tool for image segmentation and analysis. This paper briefly introduces synchronized oscillators network. Basic chip analog building blocks with their test procedures and measurements results are presented. In order to do measurements, special basic building blocks test structures have been implemented in the chip. It let compare Spectre simulateions results to measurements results. Moreover, basic chip analog building blocks measurements give precious information about their imperfections caused by MOS transistor mismatch. This information is very usable during design and improvement of a special setup for chip functional tests. Improvement of the setup is a digitally assisted analog technique. It is an original idea of oscillators tuning procedure used during chip prototype testing. Such setup, oscillators tuning procedure and segmentation of sample binary images are presented.
Źródło:
International Journal of Electronics and Telecommunications; 2015, 61, 1; 101-107
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Technique to improve CMRR at high frequencies in CMOS OTA-C filters
Autorzy:
Blakiewicz, G.
Powiązania:
https://bibliotekanauki.pl/articles/200504.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
common-mode rejection ratio
CMRR
CMOS
OTA
differential pair
OTA-C filters
component mismatch
Opis:
In this paper a technique to improve the common-mode rejection ratio (CMRR) at high frequencies in the OTA-C filters is proposed. The technique is applicable to most OTA-C filters using CMOS operational transconductance amplifiers (OTA) based on differential pairs. The presented analysis shows that a significant broadening of CMRR bandwidth can be achieved by using a differential pair with the bodies of transistors connected to AC ground, instead of using a pair with the bodies connected to the sources. The key advantages of the technique are: no increase in power consumption (except for an optional tuning circuit), a small increase of a chip area, a slight modification of the original filter. The simulation results for exemplary OTAs and a low-pass filter, designed in a 0.35 μm CMOS process, show the possibility of broadening the CMRR bandwidth several times.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2013, 61, 3; 697-703
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Single-ended four-quadrant multiplier without any passive components
Autorzy:
Ramasamy, L.
Nevin, J. H.
Powiązania:
https://bibliotekanauki.pl/articles/378407.pdf
Data publikacji:
2006
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Technologii Elektronowej
Tematy:
CMOS
Opis:
A COMOS four-guadrant analog multiplier has been designed wihout any passive components to produce a highly linear single-ended output. A fundamental Gilbert-cell circuits is coupled with a CMOS adder circuit and operational amplifier to produce a highly linear four-quadrant multiplier. The circuit achieves high speed operation and eliminates all passive components. The entire circuit is designed using only CMOS. A symmetrical design approach is used to provide a self balanced output with higher accuracy, low offset and high linearity.
Źródło:
Electron Technology : Internet Journal; 2005-2006, 37/38, 5; 1-4
1897-2381
Pojawia się w:
Electron Technology : Internet Journal
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Silicon-germanium for ULSI
Autorzy:
Hall, S.
Eccleston, B.
Powiązania:
https://bibliotekanauki.pl/articles/309304.pdf
Data publikacji:
2000
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
silicon-germanium
HBT
SiGe-CMOS
Opis:
The paper describes recent progress for the introduction of silicon-germanium, bipolar and field effect heterostructure transistors into mainstream integrated circuit application. Basic underlying concepts and device architectures which give rise to the desired performance advantages are described together with the latest state-of the-art results for HBT and MOSFET devices. The integration of such devices into viable HBT, BiCMOS and CMOS is reviewed. Other contributions that SiGe can make to enhance the performance of ULSI circuits are mentioned also.
Źródło:
Journal of Telecommunications and Information Technology; 2000, 3-4; 3-9
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 86

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies