Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "CCO" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-6 z 6
    Tytuł:
    Selected aspects of control-command and signalling on-board subsystem verification
    Autorzy:
    Zawadka, Łukasz
    Adamski, Dominik
    Powiązania:
    https://bibliotekanauki.pl/articles/214929.pdf
    Data publikacji:
    2020
    Wydawca:
    Instytut Kolejnictwa
    Tematy:
    TSI
    CCO
    ERTMS
    conformity assessment
    interoperability
    Opis:
    This article describes the procedures, standard parameters and control requirements to be performed in order to achieve EC verification of a Control-Command and Signalling On-board Subsystem. An analysis of issues related to the assessment of the on-board subsystem is presented in terms of the necessary checks that must be performed by a notified body and the issues of interoperability tests of the on-board ERTMS with track-side infrastructure. Providing railway interoperability is strictly related to the introduction of unified rules for the assessment and verification of the ETCS and GSM-R subsystems that are part of the European Rail Traffic Management System (ERTMS). The article describes procedures, standard parameters, requirements and necessary controls that must be implemented to carry out EC Verification of a Control-Command and Signalling On-board Subsystem. Reference is also made to the issues of ERTMS on-board compatibility tests with track-side infrastructure.
    Źródło:
    Problemy Kolejnictwa; 2020, 187; 125-128
    0552-2145
    2544-9451
    Pojawia się w:
    Problemy Kolejnictwa
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wybrane aspekty weryfikacji podsystemu „Sterowanie – urządzenia pokładowe”
    Autorzy:
    Zawadka, Łukasz
    Adamski, Dominik
    Powiązania:
    https://bibliotekanauki.pl/articles/215499.pdf
    Data publikacji:
    2020
    Wydawca:
    Instytut Kolejnictwa
    Tematy:
    TSI
    CCO
    ERTMS
    ocena zgodności
    interoperacyjność
    Opis:
    W artykule scharakteryzowano procedury, parametry podstawowe i wymagania w zakresie kontroli, które należy sprawdzić w celu weryfikacji WE podsystemu „Sterowanie – urządzenia pokładowe”. Przedstawiono analizę zagadnień związanych z oceną podsystemu pokładowego w ujęciu niezbędnych sprawdzeń, które musi wykonać jednostka notyfikowana oraz problematykę testów współpracy pokładowego systemu ERTMS z infrastrukturą przytorową.
    Źródło:
    Problemy Kolejnictwa; 2020, 187; 59-62
    0552-2145
    2544-9451
    Pojawia się w:
    Problemy Kolejnictwa
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Testy integracji pokładowych podsystemów ETCS na podstawie wymagań zawartych w Technicznej Specyfikacji Interoperacyjności podsystemu „Sterowanie”
    Autorzy:
    Adamski, Dominik
    Zawadka, Łukasz
    Powiązania:
    https://bibliotekanauki.pl/articles/2126978.pdf
    Data publikacji:
    2021
    Wydawca:
    Instytut Kolejnictwa
    Tematy:
    interoperacyjność
    sterowanie
    ERTMS
    ETCS
    TSI
    CCO
    interoperability
    control command
    CCS
    Opis:
    Osiągnięcie interoperacyjności europejskiego systemu kolei w każdym państwie członkowskim wymaga przedsięwzięcia wielu środków w celu ujednolicenia rozwiązań technicznych oraz przepisów. Istnieje jednak możliwość wystąpienia pewnych niezgodności pomiędzy poszczególnymi podsystemami, pomimo ich opracowania zgodnie z obowiązującymi zunifikowanymi wymaganiami. Możliwa jest również sytuacja, w której interoperacyjny tabor nie będzie mógł swobodnie poruszać się po interoperacyjnej linii kolejowej z powodu pewnych niezgodności i różnic w wersjach zainstalowanego oprogramowania sprzętowego w urządzeniach systemu ETCS. W artykule przedstawiono zagadnienia badania zgodności prawidłowej integracji podsystemu pokładowego z podsystemem przytorowym, które są wykonywane przez Instytut Kolejnictwa.
    Źródło:
    Problemy Kolejnictwa; 2021, 193; 7--13
    0552-2145
    2544-9451
    Pojawia się w:
    Problemy Kolejnictwa
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Integration Tests of ETCS On-board Subsystems Based on the Requirements of the Technical Specifications for Interoperability of the ‘Control-Command and Signalling’ Subsystem
    Autorzy:
    Adamski, Dominik
    Zawadka, Łukasz
    Powiązania:
    https://bibliotekanauki.pl/articles/2091329.pdf
    Data publikacji:
    2021
    Wydawca:
    Instytut Kolejnictwa
    Tematy:
    interoperability
    control command
    ERTMS
    ETCS
    TSI
    CCS
    interoperacyjność
    sterowanie
    CCO
    Opis:
    Achieving the interoperability of the European rail system in each Member State requires many measures to standardise the adopted technical solutions and relevant regulations. However, it is likely that there may be some incompatibilities between individual subsystems, even if these subsystems are designed in accordance with standardised requirements. Interoperable rolling stock may be unable to move freely over an interoperable railway line due to some incompatibilities and differences in the versions of the installed firmware in the ETCS system devices. The article discusses the compliance tests of the proper integration of the on-board subsystem with the trackside subsystem, carried out by the Railway Research Institute.
    Źródło:
    Problemy Kolejnictwa; 2021, 193; 69--75
    0552-2145
    2544-9451
    Pojawia się w:
    Problemy Kolejnictwa
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    A 800 µW 1 GHz Charge Pump Based Phase-Locked Loop in Submicron CMOS Process
    Autorzy:
    Zaziabl, A. J.
    Powiązania:
    https://bibliotekanauki.pl/articles/226693.pdf
    Data publikacji:
    2010
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    charge pump phase-locked loop
    CPPLL
    phase-locked loop
    PLL
    frequency multiplication
    VCO
    CCO
    charge pump
    PFD
    V-I converter
    Opis:
    Demand of modern measurement systems in submicron CMOS process introduced new challenges in design of low power high frequency clock generation systems. Technical possibilities for clock generation using classical oscillator based on a quartz filter is limited to tens of megahertz. Thus, 1 GHz clock generation is not possible without a frequency multiplier system. It is difficult to achieve, because in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power charge pump phase-locked loop (CPPLL) with the center frequency of 1 GHz. It combines various modern circuit techniques, whose main aim is to lower power consumption, which is below 800µW for the whole PLL, while maintaining good noise properties, where the jitter rms is 8.87 ps. The proposed phase-locked loop is designed in 0.18 µm CMOS process.
    Źródło:
    International Journal of Electronics and Telecommunications; 2010, 56, 4; 411-416
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Niskomocowy generator przestrajany napięciem na częstotliwość 1 GHz jako kluczowa
    Low power 1 GHz voltage controlled oscillator as a key part of phase locked loop system in 0.18 žm CMOS process
    Autorzy:
    Zaziąbł, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/152667.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    Generator przestrajany napięciem
    Generator przestrajany prądem
    Konwerter napięcie prąd
    pętla fazowa
    Multiplikacja częstotliwości
    Voltage controlled oscillator
    VCO
    Current controlled oscillator
    CCO
    V-I converter
    phase locked loop
    PLL
    frequency multiplication
    Opis:
    Wymagania współczesnych systemów pomiarowych kierują nowe wyzwania w projektowaniu niskomocowych układów zegarowych wysokich częstotliwości. Możliwości techniczne wytworzenia sygnału przy użyciu klasycznego generatora opartego o filtr kwarcowy są ograniczone do kilkudziesięciu megaherców. Zatem taktowanie układów w zakresie gigahercowym nie jest możliwe bez systemu multiplikacji częstotliwości. Proponowanym rozwiązaniem jest pętla fazowa, której głównym blokiem jest niskoszumny generator przestrajany napięciem. Pobór mocy generatora jest poniżej 300 žW, przy zachowaniu dobrych właściwości szumo-wych, gdzie drżenie fazy jest na poziomie 1,25 ps. Proponowany generator został zaprojektowany w technologii 0,18 žm CMOS.
    Demand of modern measurement systems in nuclear science is guided the new challenges in design of low power high frequency clock generation systems. A technical possibility for clock generation using the classical generator based on a quartz filter is limited to tens of megahertz. Thus, the 1 GHz clock generation is not possible without a frequency multiplier system. The task is so difficult to realise, because made in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power voltage controlled oscillator with the center frequency of 1 GHz and pseudo-differential architecture, resistant to process variations and cooperating with charge pump phase locked loop. Power consumption of VCO is below 300 žW, while maintaining good noise properties, where the jitter is 1.25 ps. The proposed generator is designed in 0.18 žm CMOS technology. In this paper the first section describes the architecture of the phase locked loop for which the presented VCO is suited. Then all the functional blocks of the generator are described in detail including a current controlled oscillator, V-I converter and differential to single ended converter. In the last section the simulation results and the method of process variation minimisation are given.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 918-921
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-6 z 6

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies