Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Ziębiński, A." wg kryterium: Autor

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-4 z 4
    Tytuł:
    Implementacja parametryzowanego procesora MIPS w układach reprogramowalnych
    The VHDL implementation of a reconfigurable MIPS processor
    Autorzy:
    Ziębiński, A.
    Świerc, S.
    Powiązania:
    https://bibliotekanauki.pl/articles/151893.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy wbudowane
    FPGA
    MIPS
    VHDL
    embedded systems
    Opis:
    W pracy przedstawiono projekt systemu wbudowanego zrealizowanego w układzie FPGA. Sercem systemu jest rdzeń procesora wzorowanego na procesorach architektury MIPS. Procesor ten został zaimplementowany w języku VHDL w taki sposób, by podczas syntezy jego lista rozkazów była ograniczona do rozkazów obecnych w pamięci programu. W efekcie wykonany procesor nie będzie posiadał logiki, która nie będzie wykorzystywana. Takie rozwiązanie pozwala zaprojektować system wbudowany, który ma mniejsze zapotrzebowanie na zasoby sprzętowe matrycy programowalnej, co dodatkowo powinno umożliwić zwiększenie szybkość jego działania.
    The paper presents a project of an embedded system realization on a FPGA array. The core element is a simplified MIPS processor [1, 2, 4] implemented in the VHDL in the way that its instruction set can be reduced to the set of instructions present in the program memory. After completing the processors datapath design, it is analyzed in order to determine which modules take part in execution of certain instructions. Knowing the dependencies between the instructions and the modules, it is possible to show how the processor should be built if it has to support a specific subset of instructions. Conditional synthesis is not what the common HDL languages offer [7]. Nevertheless, it was noticed that at the optimization stage of the synthesis all IF statements in which the condition value is known and it is false are omitted. This feature was used to regulate the hardware organization. Figure 3 presents how a single boolean parameter can regulate the XOR instruction support in the ALU. Initially, all parameters had to be set manually. It was error-prone. Therefore a new entity integrating the CPU and program memory was introduced. It can accept the byte-code, analyze it, and adjust the supported instruction set during the synthesis (Figs. 4 and 5). This solution yields a device that requires fewer system gates to be synthesized and has a potential to increase the maximal operational frequency.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 594-596
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Aplikacja w języku Java realizująca funkcję parsera pseudokodu opisującego strukturę specjalizowanego koprocesora sterownika PLC do VHDL
    Application in Java language realizing the function parser of pseudocode describing structure of a specialized coprocessor of PLC in VHDL
    Autorzy:
    Ziębiński, A.
    Cupek, R.
    Sroka, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/155177.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    Java
    PLC
    systemy wbudowane
    VHDL
    embedded systems
    Opis:
    Artykuł przedstawia koncepcję projektowania w VHDL systemu pełniącego funkcję specjalizowanego koprocesora sterownika PLC, realizującego tylko wyszczególniony zestaw zadań. W pracy pokrótce omówiono poszczególne moduły realizujące funkcję koprocesora sterownika PLC. Ponadto przedstawiono funkcjonalność parsera pseudokodu w języku Java, opisującego strukturę specjalizowanego sterownika PLC do VHDL. Na końcu zaprezentowano wyniki porównania działania przykładowej aplikacji w sterowniku PLC GE Fanuc CPUE05 i układzie FPGA XC3S500e.
    The paper presents a project of embedded system realization on a FPGA array, fulfilling the function of a specialized coprocessor PLC. There are described individual modules realizing the function of the coprocessor of PLC in VHDL: the memory map of the controller (Fig.1) including the controller registers and the controller of the memory (Fig.2) for read/write the data in the registers. Moreover, functionality of the parser of pseudocode in the Java language, describing the structure of specialized PLC to VHDL, is presented. The components in VHDL [4] used by the parser are described in the pseudocode and presented in Table 1. The instructions in the pseudocode are equivalent to those in the GE-Fanuc Versa Max controller family. The comparison results of working of an exemplary application in PLC GE Fanuc Versa Max CPUE05 [3] and FPGA XC3S500e are given. The exemplary application for the controller is shown in Fig. 3. As a result of parsering by the PLC2VHDL program there was re-ceived the code in VHDL realizing the described task (Fig.4). The code VHDL was subjected to testing, synthesis and implementation with utilization of tools ISE ™ Foundation ™. As a result of implementation, there was obtained the configurational file for the FPGA. The project takes about 1 % resources in the XC3S500e and can work with the maximum 79MHz. The controller work cycle (Fig.5) in FPGA takes 3 tacts and lasts 37.863ns.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 845-847
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Implementacja regulatora PID w strukturze FPGA
    The FPGA implementation of the PID controller
    Autorzy:
    Ziębiński, A.
    Glinianowicz, M.
    Lachowski, G.
    Powiązania:
    https://bibliotekanauki.pl/articles/156240.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    regulator PID
    FPGA
    PID controller
    implementation
    Opis:
    W pracy przedstawiono sposób realizacji regulatora PID na matrycy FPGA. Omówiono implementację, wyniki symulacji stworzonego teoretycznego projektu oraz sposób jego fizycznej realizacji. Przedmiotem zainteresowania są możliwości wykonania w postaci cyfrowej jednego z typowych układów regulujących procesami, które dostosowują sygnał sterujący urządzeniem na podstawie aktualnej wartości wyjściowej obiektu. Zastosowana matryca jest rekonfigurowalnym układem ogólnego przeznaczenia, który po zaprogramowaniu pozwoli użytkownikowi wykorzystywanie jej jako regulatora PID bez konieczności nabywania specjalizowanego urządzenia.
    This article contains the method of realization the PID controller using the FPGA array. There were described the implementation, results of the simulation of the theoretical project and the methods of physical realization. The main topic is realizability of the digital version of the typical process controller, which adjusts the command signal basing on the output of the device. The used array is reconfigurable general purpose circuit, which after being programmed one can use as a PID controller without necessity of purchasing the specialistic device.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 523-525
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Realizacja koprocesora Modbus Slave w układzie FPGA z wykorzystaniem rdzenia procesora Microblaze
    Implementation of Modbus Slave coprocessor in FPGA array using soft core processor Microblaze
    Autorzy:
    Ziębiński, A.
    Cupek, R.
    Porębski, A.
    Nycz, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/154737.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    microblaze
    Modbus Slave RTU
    systemy wbudowane
    embedded systems
    Opis:
    W pracy przedstawiono projekt systemu wbudowanego zrealizowanego w układzie FPGA, pełniącego funkcję koprocesora Modbus Slave pracującego w trybie RTU z wykorzystaniem interfejsu RS232. Moduł wykonanego koprocesora składa się z rdzenia procesora Microblaze, modułu UART, timerów i bloków pamięci. Prezentowane rozwiązanie umożliwia zaprojektowanie systemu współpracującego zarówno ze standardowymi szybkościami transmisji danych w sieci Modbus jak i znacznie większymi sięgającymi nawet do 921600 Bd, przy transmisji pomiędzy dwoma systemami z układami FPGA.
    The paper presents design of an embedded system realised on a FPGA array, fulfilling the function of the coprocessor Modbus Slave working in the RTU mode with use of the interface RS232. The realised coprocessor module consists of the soft core processor Microblaze, UART module, set of timers and memory blocks for storing the data. The Modbus Slave algorithm was implemented in C language for the processor Microblaze. The system was implemented on the Xilinx XUPV2P development system with the FPGA XC2VP30. Synthesis and programming were conducted using the Xilinx XPS SDK tools. The maximum frequency of the system operation is above 146 MHz. Correctness of the implemented coprocessor Modbus Slave work under real conditions was tested with use of the program Modbus Poll and Top Server OPC. The presenting solution allows designing the system cooperating with standard speed data transmission in the Modbus networks and considerably greater speeds reaching 128000 Bd (transmission among the personal computer and the FPGA system) or even 921600 Bd (transmission among two FPGA systems).
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 765-768
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-4 z 4

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies