Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Rawski, M." wg kryterium: Autor

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-15 z 19
Tytuł:
Stosowane strategie marketingowe przez przedsiębiorstwa prowadzące działalność na polskim rynku (w świetle wyników badania)
Marketing strategies used by companies leading operations in Polish market (research results)
Autorzy:
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/322904.pdf
Data publikacji:
2014
Wydawca:
Politechnika Śląska. Wydawnictwo Politechniki Śląskiej
Tematy:
marketing strategy
customer-targeted strategy
marketing stimulation strategy
market segmentation strategy
strategia marketingowa
strategia nakierowana na klientów
strategia podziału rynku
Opis:
The publication contains selected results of the research on the marketing strategies used by companies operating on the Polish market. The basis for the formulated theses are the results of a survey conducted by the Department of Marketing at the University of Economics in 2013 on the scope and conditions of use of marketing by companies. The main objective of the study was to answer the question on how much the 25th anniversary of the functioning of the market economy in Poland led to changes in the use of marketing in the process of business management.
Artykuł zawiera wybrane wyniki badania, dotyczącego stosowanych przez przedsiębiorstwa prowadzące działalność na polskim rynku strategii marketingowych. Bazą dla formułowanych tez są wyniki badania przeprowadzonego przez Katedrę Marketingu Uniwersytetu Ekonomicznego w Krakowie w 2013 roku na temat zakresu i uwarunkowań wykorzystania marketingu przez przedsiębiorstwa. Głównym celem badania była próba odpowiedzi na pytanie, w jakim stopniu 25-lecie funkcjonowania gospodarki rynkowej w Polsce wpłynęło na zmiany w zakresie wykorzystania marketingu w procesie zarządzania przedsiębiorstwami. Przedstawione wyniki dotyczą najważniejszego komponentu strategii marketingowej, tj. strategii nakierowanej na klientów.
Źródło:
Zeszyty Naukowe. Organizacja i Zarządzanie / Politechnika Śląska; 2014, 74; 415-424
1641-3466
Pojawia się w:
Zeszyty Naukowe. Organizacja i Zarządzanie / Politechnika Śląska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Application of Indexed Partition Calculus in Logic Synthesis of Boolean Functions for FPGAs
Autorzy:
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/226483.pdf
Data publikacji:
2011
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
indexed partition
logic synthesis
FPGA
Opis:
Functional decomposition of Boolean functions specified by cubes proved to be very efficient. Most popular decomposition methods are based on blanket calculus. However computation complexity of blanket manipulations strongly depends on number of function's variables, which prevents them from being used for large functions of many input and output variables. In this paper a new concept of indexed partition is proposed and basic operations on indexed partitions are defined. Application of this concept to logic synthesis based on functional decomposition is also discussed. The experimental results show that algorithms based on new concept are able to deliver good quality solutions even for large functions and does it many times faster than the algorithms based on blanket calculus.
Źródło:
International Journal of Electronics and Telecommunications; 2011, 57, 2; 209-216
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modified Distributed Arithmetic Concept for Implementations Targeted at Heterogeneous FPGAs
Autorzy:
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/226835.pdf
Data publikacji:
2010
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
distributed arithmetic
FPGA
heterogeneous programmable structures
Opis:
Distributed Arithmetic (DA) plays an important role in designing digital signal processing modules for FPGA architectures. It allows replacing multiply-and-accumulate (MAC) operations with combinational blocks. The quality of implementations based on DA strongly depends on efficiency of methods that map combinational DA block into FPGA resources. Since modern FPGAs have heterogeneous structure, there is a need for quality algorithms to target these structures and the need for flexible architecture exploration aiding in appropriate mapping. The paper presents a modification of DA concept that allows for very efficient implementation in heterogeneous FPGA architectures.
Źródło:
International Journal of Electronics and Telecommunications; 2010, 56, 4; 345-350
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Input Variable Partitioning Method for Decomposition-Based Logic Synthesis targeted Heterogeneous FPGAs
Autorzy:
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/227236.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
functional decomposition
heterogeneous FPGA
bound set selection
Opis:
The functional decomposition has found an application in many fields of modern engineering and science, such as combinational and sequential logic synthesis for VLSI systems, pattern analysis, knowledge discovery, machine learning, decision systems, data bases, data mining etc. It is perceived as one of the best logic synthesis methods for FPGAs. However, its practical usefulness for very complex systems depends on efficiency of method used in decomposition calculation. One of the most important steps in functional decomposition construction is selection of the appropriate input variable partitioning. In case of modern heterogeneous programmable structures efficiency of methods used to solve this problem becomes especially important. Since the input variable partitioning problem is an NP-hard, heuristic methods have to be used to efficiently and effectively search for optimal or near-optimal solutions. The paper presents a method for bound set selection in functional decomposition targeted FPGAs with heterogeneous structure. This heuristic algorithm delivers optimal or near optimal results and is much faster than other methods.
Źródło:
International Journal of Electronics and Telecommunications; 2012, 58, 1; 15-20
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Customer - targeted strategy as a component of marketing strategy
Autorzy:
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/888294.pdf
Data publikacji:
2013
Wydawca:
Szkoła Główna Gospodarstwa Wiejskiego w Warszawie. Wydawnictwo Szkoły Głównej Gospodarstwa Wiejskiego w Warszawie
Opis:
Total, customer targeted strategy comprises two solutions: marketing stimulation strategy and market segmentation strategy. Marketing stimulation strategy is an aggregate of two main instruments of influence: a broadly understood “set of benefits”, and its price consistent with the mission statement and the desired marketing image, reflecting the aspirations regarding the quality of the conducted economic activity. Two issues (market segmentation strategy) must be settled prior to implementation of the method affecting the market with quality-price benefits: enterprise potential analysis in terms of feasibility of implementation of a given marketing stimulation strategy and multi-faceted analysis of the clients on the market. Both components are characterized.
Celem opracowania jest ogólna charakterystyka komponentu strategii marketingowej, określonego jako strategia nakierowana na klientów. Według Autora, strategia nakierowana na klientów składa się z dwóch poziomów: strategii stymulacji rynku i strategii podziału rynku. Oba komponenty zostaną scharakteryzowane. Właściwe rozważania zostaną poprzedzone zarysem autorskiego rozumienia pojęcia „strategia marketingowa” oraz prezentacją założeń przyjętych przez autora dla formułowania tego rozumienia. Jest to konieczne, ponieważ przyjęte rozumienie strategii marketingowej tworzy „szkielet” dla pojęcia strategia nakierowana na klientów.
Źródło:
Zeszyty Naukowe Szkoły Głównej Gospodarstwa Wiejskiego w Warszawie. Polityki Europejskie, Finanse i Marketing; 2013, 10[59]
2081-3430
Pojawia się w:
Zeszyty Naukowe Szkoły Głównej Gospodarstwa Wiejskiego w Warszawie. Polityki Europejskie, Finanse i Marketing
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modeling the Arithmetic Decomposition of DA-LUT Block for Heterogeneous FPGA Structures
Autorzy:
Staworko, M.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/226414.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
distributed arithmetic
FPGA
FIR filter
heterogeneous programmable structures
Opis:
Distributed arithmetic is well known technique of designing FIR filters in FPGA devices. The quality of such filter implementation strongly depends on synthesis results of the DALUT block. Heterogeneity of modern FPGA structures introduces new possibilities into implementation process, that may lead to better results, but also makes it more complicated. This paper presents the simple mathematical model for estimating the necessary FPGA resources to implement DA-LUT using decomposition-based approach. The model takes into account the type of logic cells or memory blocks used for decomposition process. The proposed model is help ful to determinate the DALUT decomposition strategy for further automation of modified distributed arithmetic decomposition method.
Źródło:
International Journal of Electronics and Telecommunications; 2012, 58, 4; 335-344
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Input Variable Partition Method in Functional Decomposition based on Shannon Expansion
Metoda doboru zmiennych w dekompozycji funkcjonalnej bazująca na ekspansji Shannona
Autorzy:
Morawiecki, P.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/155586.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
dekompozycja funkcjonalna
ekspansja Shannona
synteza logiczna
functional decomposition
Shannon expansion
logic synthesis
Opis:
Functional decomposition has important applications in many fields of modern engineering and science. The practical usefulness of decomposition-based methods for very complex systems is restricted by computational complexity and memory requirements of existing algorithms. Efficiency of currently used decomposition algorithms is dependent on the size of decomposed functions. One of the crucial parts of functional decomposition is the input variable partitioning. In this paper, the "divide-and-conquer" paradigm is used to propose a new input variable partitioning method. It has to be stressed that proposed method is not the input variable partition algorithm itself. It should be treated as a general scheme, method which can be combined with the algorithms generating input variable partitions (systematically, heuristically or by algorithms based on BDD).
Dekompozycja funkcjonalna ma zastosowania w wielu dziedzinach współczesnej nauki. W artykule zostaje zaproponowany algorytm, który pozwoli na skrócenie czasu obliczeń na etapie doboru zmiennych w dekompozycji funkcjonalnej. Opisana metoda bazuje na paradygmacie "dziel i rządź", wykorzystuje ekspansję Shannona. Należy podkreślić, iż zaproponowana metoda nie jest algorytmem doboru zmiennych samym w sobie. Stanowi ogólny schemat, który może być wykorzystany wraz z innymi metodami doboru zmiennych (metoda systematyczna, metody heurystyczne, metody oparte na
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 121-123
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytm funkcjonalnej dekompozycji symbolicznej automatów skończonych dla celów implementacji w strukturach FPGA
Symbolic Functional Decomposition Algorithm for FSM Implementation in FPGA Structures
Autorzy:
Szotkowski, P.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/155717.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
funkcjonalna dekompozycja symboliczna
automat skończony
FSM
FPGA
symbolic functional decomposition
finite state machine
Opis:
Dotychczasowe podejście do implementacji automatów skończonych w układach FPGA składa sie z dwóch etapów: kodowania stanów automatu oraz mapowania powstałych funkcji w strukturze układu. W przypadku mapowania za pomocą dekompozycji funkcjonalnej trudno jest znaleźć "dobrą" metodę kodowania stanów, szczególnie przy zastosowaniu proce-su syntezy wielopoziomowej. Artykuł opisuje algorytm funkcjonalnej dekompozycji symbolicznej, który zamiast osobnego etapu kodowania wprowadza sukcesywne kodowanie stanów gwarantujące dobrą jakość dekompozycji, oraz przedstawia działanie tego algorytmu na przykładzie wybranego automatu skończonego.
The following paper presents an algorithm of symbolic functional decomposition for implementation of finite state machines in FPGA circuits. The idea of symbolic functional decomposition does not require a separate step of encoding the FSM's states. This method uses a description of the FSM that maintains a symbolic representation of the machine's states and introduces their encoding gradually, during each of the iterations of the decomopsition process; such approach guarantees high quality of the final decomposition. This paper presents an algorithm of symbolic functional decomposition based on blanket algebra. Each of the algorithm's steps is described in detail, as well as presented on an example FSM.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 48-50
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Utilizing Common Information in Disjoint Decomposition of Multioutput Boolean Functions
Wykorzystanie wspólnej informacji w dekompozycji rozłącznej wielowyjściowych funkcji boolowskich
Autorzy:
Morawiecki, P.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/156266.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
synteza logiczna
dekompozycja funkcjonalna
logic synthesis
functional decomposition
Opis:
In the article it is described a new method of using a disjoint decomposition as a part of a functional decomposition. The functional decomposition has important applications in many fields of modern engineering and science (FPGA synthesis, information systems, neural networks and many others). The presented algorithm is dedicated to multioutput boolean functions. The concept is based on dividing the complex function into single output functions and then utilizing common information existing in these functions. To test the algorithm, the prototype tool was implemented and the results are presented in the paper.
W artykule zostanie przedstawiona nowa metoda wykorzystania dekompozycji rozłącznej jako elementu dekompozycji funkcjonalnej. Dekompozycja funkcjonalna ma zastosowania w wielu dziedzinach elektroniki, informatyki czy telekomunikacji (np. synteza układów FPGA, systemy informacyjne, sieci neuronowe, synteza filtrów cyfrowych). Zaproponowany algorytm dedykowany jest wielowyjściowym funkcjom boolowskim. Działanie algorytmu bazuje na dekompozycji równoległej i wykorzystaniu wspólnej informacji tkwiącej w dekomponowanych podfunkcjach.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 559-561
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie rzeczywistości rozszerzonej w życiu codziennym
Augmented reality : the way to using advanced technology in normal life
Autorzy:
Laskowski, M.
Rawski, M.
Szadura, P.
Powiązania:
https://bibliotekanauki.pl/articles/408098.pdf
Data publikacji:
2013
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
Layar
rzeczywistość rozszerzona
smartfon
wirtualny przewodnik
augmented reality
smartphone
virtual guide
Opis:
W ostatnich latach gwałtowny rozwój telefonii komórkowej powoduje powstawanie nowych interesujących technologii, takich jak system Layar wykorzystujący rozszerzoną rzeczywistość. Jest to platforma wzbogacająca otaczający nas świat o cyfrowe informacje. Poniższy artykuł opisuje wykorzystanie tej technologii w tworzeniu wirtualnego przewodnika po uczelni, wspierającego bezproblemowe poruszanie się po terenie kampusu. Zawiera on opis problemu, technologie wykorzystywane w tym projekcie oraz zastosowanie go w prawdziwym życiu.
The rapid growth of smartphone market share is a key factor for both developing and implementing many solutions dedicated to mobile devices. One of the most promising technologies is Layar - a mobile platform for discovering digital information about the physical world using Augmented Reality (AR). This paper describes the implementation of Layar in creating a virtual guide of university campus in order to help finding particular buildings and other kinds of campus information needed. The issues of creating an information layer containing all the necessary information about the campus buildings are also discussed.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2013, 2; 37-40
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System typu SoC do kryptoanalizy szyfrów opartych na krzywych eliptycznych
System-on-Chip solution for cryptanalysis of elliptic curve based ciphers
Autorzy:
Orkiszewski, M.
Wojciechowski, T.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/154686.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kryptoanaliza
obliczenia rozproszone
system-on-chip
SoC
krzywe eliptyczne
rho Pollard
ECC
ECDLP
cryptanalysis
distributed computing
system on chip SoC
elliptic curves
Opis:
W pracy zaprezentowano system typu SoC (System-on-Chip) zrealizowany w układach FPGA wspomagający obliczenia pozwalające na złamanie szyfru opartego na krzywych eliptycznych. Do ataku kryptoanalitycznego wykorzystano algorytm rho Pollarda. System zbudowany jest ze sprzętowych jednostek obliczeniowych HardRho pracujących pod kontrolą procesora NiosII i wykorzystuje interfejs Ethernet do komunikacji zewnętrznej. Omówiona została koncepcja budowy rozproszonego systemu obliczeniowego składającego się z jednostek obliczeniowych będących systemami typu SoC.
Public-key cryptosystems allow secure connections and data exchange through unsafe communication channel without the need of a previous secure key exchange. One of popular cryptosystems used nowadays is Elliptic Curve Cryptosystems (ECC). Cryptanalytic attack on ECC system involves solving the Elliptic Curve Discrete Logarithm Prob-lem (ECDLP). The best known algorithm used to solve ECDLP is Pollard's rho method. So far successful attacks on ECC systems have mostly been based on distributed computer networks. In this paper a hardware cryptanalytic system is presented. The system is implemented in FPGA devices and performs computations of rho Pollard's algorithm. System is based on SoC solution (System-on-Chip) and works under control of a central server in order to form a greater distributed computing system. In the first paragraph of this paper there are presented the aim of work as well as the reasons for choosing FPGA devices and SoC solution. The second paragraph gives the theoretical background [3, 4, 5], explains the basic terms and presents the rho Pollard's algorithm [6, 7]. The third paragraph describes HardRho computation unit HardRho hardware (Fig. 1) and shows differences between the current and recent unit version of unit described in [8, 9]). The fourth paragraph of the paper deals with the SoC solution composed of several HardRho units, NiosII processor and Ethernet communication interface. The system structure (Fig. 2) and internal components [11, 12] are presented. The fifth paragraph is nfocused on the results of implementation and the estimated time of cryptanalysis of an elliptic curve ECC2-89 [1] (Tab. 1). The HardRho unit and [13] are compared (Tab. 2). The obtained results suggest high efficiency of the presented SoC solution. The future investigations and possible optimisation of the system are discussed.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 745-748
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Whirlpool SoPC Implementation : Hardware/Software Co-Design Example
Autorzy:
Krawczyk, K.
Tomaszewicz, P.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/227240.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
FPGA
SoPC
soft-processor
Nios II
custom instruction
custom component
hashing function
Opis:
The aim of this work was to design a System on Programmable Chip (SoPC), that implements the Whirlpool Hash Function (WHF) algorithm. An assumption of the project was to use an embedded soft-processor NIOS II controlling the whole system, which functionality was extended by a custom logic in order to improve the used algorithm efficiency. This paper presents the Whirlpool Hash Function realized in several SoPC configurations, which differ in implementation complexity and performance.
Źródło:
International Journal of Electronics and Telecommunications; 2012, 58, 1; 21-26
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
High-performance FPGA Architecture for Data Streams Processing on Example of IPsec Gateway
Autorzy:
Korona, M.
Skowron, K.
Trzepinski, M.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/227331.pdf
Data publikacji:
2018
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
IPsec
FPGA
hardware implementation
data stream processing
Opis:
In modern digital world, there is a strong demand for efficient data streams processing methods. One of application areas is cybersecurity - IPsec is a suite of protocols that adds security to communication at the IP level. This paper presents principles of high-performance FPGA architecture for data streams processing on example of IPsec gateway implementation. Efficiency of the proposed solution allows to use it in networks with data rates of several Gbit/s.
Źródło:
International Journal of Electronics and Telecommunications; 2018, 64, 3; 351-356
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Realizacja jednostki wspomagającej kryptoanalizę szyfrów opartych na krzywych eliptycznych w strukturach reprogramowalnych
Implementation of module for cryptanalysis of elliptic curve ciphers in reprogrammable structures
Autorzy:
Majkowski, P.
Wojciechowski, T.
Wojtyński, M.
Rawski, M.
Powiązania:
https://bibliotekanauki.pl/articles/155681.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kryptoanaliza
krzywe eliptyczne
optymalne bazy normalne
rho Pollard
ECDLP
ECC
cryptanalysis
elliptic curves
optimal normal bases
rho Pollard algorithm
Opis:
Artykuł opisuje jednostkę sprzętową służącą do efektywnego dodawania punktów na krzywej eliptycznej zdefiniowanej nad ciałem GF(2n). Układ zawiera moduł wykonujący operacje arytmetyczne w ciele bazowym, korzystający z właściwości optymalnych baz normalnych. Wyniki efek-tywności działania układu pozwoliły następnie na oszacowanie czasu potrzebnego na kryptoanalizę krzywej ECC2-89 (jednej z listy wyzwań firmy Certicom) za pomocą równoległej wersji algorytmu Rho Pollarda.
This paper presets the FPGA implementation of algorithm for addition of points on an elliptic curve defined over discrete field GF(2n). In proposed implementation a module was used that performs arithmetic operations in the base field, using characteristic features of optimal normal bases. The resulting FPGA core was used to estimate time necessary to cryptanalyze curve ECC2-89 (the one from the Certicom Challenge List) using parallel version of Pollard Rho algorithm.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 24-26
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 19

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies