Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Radziewicz, D." wg kryterium: Autor

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-5 z 5
    Tytuł:
    Misfit Dislocations Study in MOVPE Grown Lattice-Mismatched InGaAs/GaAs Heterostructures by Means of DLTS Technique
    Autorzy:
    Gelczuk, L.
    Dąbrowska-Szata, M.
    Jóźwiak, G.
    Radziewicz, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/2038268.pdf
    Data publikacji:
    2004-08
    Wydawca:
    Polska Akademia Nauk. Instytut Fizyki PAN
    Tematy:
    71.55.-i
    71.55.Eq
    71.20.Nr
    Opis:
    Two deep traps associated with lattice-mismatch induced defects in n-type In$\text{}_{0.042}$Ga$\text{}_{0.958}$As/GaAs heterostructures and three deep point traps were observed by means of DLTS method. In order to determine the overlapping DLTS-line peaks parameters precisely, high resolution Laplace DLTS studies werw performed. A simple procedure of distinguishing between point and extended defects in DLTS measurements was used.
    Źródło:
    Acta Physica Polonica A; 2004, 106, 2; 265-272
    0587-4246
    1898-794X
    Pojawia się w:
    Acta Physica Polonica A
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Technology and properties of low-pressure metalorganic vapour phase epitaxy grown InGaAs/AlInAs superlattice for quantum cascade laser applications
    Autorzy:
    Badura, M.
    Bielak, K.
    Ściana, B.
    Radziewicz, D.
    Pucicki, D.
    Dawidowski, W.
    Żelazna, K.
    Kudrawiec, R.
    Tłaczała, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/173549.pdf
    Data publikacji:
    2016
    Wydawca:
    Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
    Tematy:
    InGaAs
    AlInAs
    superlattice
    metalorganic vapour phase epitaxy
    MOVPE
    quantum cascade laser
    QCL
    Opis:
    Quantum cascade laser is one of the most sophisticated semiconductor devices. The active region of the quantum cascade laser consists of hundreds thin layers, thus the deposition precision is the most crucial. The main technique for the fabrication of quantum cascade laser structure is molecular beam epitaxy, however, the prevalence of metalorganic vapour phase epitaxy techniques in the fabrication of semiconductor structures causes a perpetual work on the improvement production of the entire quantum cascade laser structure by the metalorganic vapour phase epitaxy. The paper presents technological aspects connected with the metalorganic vapour phase epitaxy growth of InGaAs/AlInAs low-dimensional structures for quantum cascade laser active region emitting ~9.6 μm radiation. Epitaxial growth of superlattice made of InGaAs/AlInAs lattice matched to InP was conducted at the AIXTRON 3x2″ FT system. Optical and structural properties of such heterostructures were characterised by means of high resolution X-ray diffraction, photoluminescence, contactless electroreflectance and scanning electron microscope techniques. Epitaxial growth and possible solutions of structure improvements are discussed.
    Źródło:
    Optica Applicata; 2016, 46, 2; 241-248
    0078-5466
    1899-7015
    Pojawia się w:
    Optica Applicata
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    AP-MOVPE Technology and Characterization of InGaAsN p-i-n Subcell for InGaAsN/GaAs Tandem Solar Cell
    Autorzy:
    Dawidowski, W.
    Ściana, B.
    Zborowska-Lindert, I.
    Mikolásek, M.
    Latkowska, M.
    Radziewicz, D.
    Pucicki, D.
    Bielak, K.
    Badura, M.
    Kováč, J.
    Tłaczała, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/226630.pdf
    Data publikacji:
    2014
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    dilute nitrides
    AP MOVPE
    subcell
    tandem solar cell
    J-V characteristics
    Opis:
    Tandem (two p-n junctions connected by tunnel junction) and multijunction solar cells (MJSCs) based on AIIIBV semiconductor compounds and alloys are the most effective photovoltaic devices. Record efficiency of the MJSCs exceeds 44% under concentrated sunlight. Individual subcells connected in series by tunnel junctions are crucial components of these devices. In this paper we present atmospheric pressure metal organic vapour phase epitaxy (AP-MOVPE) of InGaAsN based subcell for InGaAsN/GaAs tandem solar cell. The parameters of epitaxial structure (optical and electrical), fabrication process of the test solar cell devices and current-voltage (J-V) characteristics are presented and discussed.
    Źródło:
    International Journal of Electronics and Telecommunications; 2014, 60, 2; 151-156
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Automatic tuning framework for parallelized programs
    Iteracyjny kompilator zrównoleglający oraz optymalizujący lokalność danych
    Autorzy:
    Burak, D.
    Radziewicz, M.
    Wierciński, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/153574.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    kompilator zrównoleglający
    optymalizacja lokalności danych
    kompilacja iteracyjna
    algorytm DES
    OpenMP
    parallelized compiler
    data locality optimization
    iterative compilation
    Data Encryption Standard
    Opis:
    Complexity of computers has grown tremendously in recent years, because, among others, multi-processor and multi-core architectures are in widespread use. Parallelized programs should run on multi-core processors to use the most of its computing power. Exploiting parallel compilers for automatic parallelization and data locality optimization of sequential programs reduces costs of software. In this paper there is described the WIZUTIC Compiler Framework developed in the Faculty of Computer Science and Information Technology of the West Pomeranian University of Technology. The application uses the source code of the PLUTO parallel compiler developed in the Ohio State University by Uday Bondhugula. The simulated annealing method and the Bees algorithm are used for finding proper transformations of the source code for given program features. The experimental study results using the Data Encryption Standard (DES) algorithm are described and the speed-ups of encryption and decryption processes are presented.
    W artykule przedstawiono autorski kompilator zrównoleglający oraz optymalizujący lokalność danych- WIZUTIC oraz jego wykorzystanie do skrócenia czasu przetwarzania algorytmu szyfrowania DES. Do utworzenia kompilatora WIZUTIC transformującego kod źródłowy zapisany w języku C ze źródła do źródła wykorzystano kody źródłowe kompilatora PLUTO autorstwa Uday'a Bondhuguli służącego do optymalizacji lokalności danych z zastosowaniem transformacji tiling oraz zrównoleglenia pętli programowych z wykorzystaniem gruboziarnistej równoległości. W procesie kompilacji wykorzystano technikę kompilacji iteracyjnej oraz dwie metody optymalizacji: symulowane wyżarzanie (SA) oraz algorytm pszczół (BA) służące do określenia odpowiedniego rozmiaru bloku transformacji tiling. Przedstawiono wyniki badań eksperymentalnych dla algorytmu DES pracującego w trybie ECB. Badania przeprowadzona z zastosowaniem maszyny 8-procesorowej Quad Core Intel Xeon Processor Model E7310, kompilatora GCC GNU z wykorzystaniem standardu OpenMP w wersji 3.0 oraz narzędzia do profilowania kodu Intel VTune.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 12, 12; 1526-1528
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wykorzystanie kompilacji iteracyjnej do optymalizacji warstwy programowej systemów wbudowanych
    Exploiting iterative compilation in the software layer of embedded systems optimization
    Autorzy:
    Wierciński, T.
    Radziewicz, M.
    Burak, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/154610.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy wbudowane
    kompilacja iteracyjna
    programowanie równoległe
    algorytm DES
    embedded systems
    iterative compilation
    parallel programming
    Data Encryption Standard
    Opis:
    Artykuł dotyczy wykorzystania kompilacji iteracyjnej do optymalizacji warstwy programowej systemów wbudowanych. W oparciu o autorskie narzędzie WIZUTIC zminejszono czas przetwarzania algorytmu szyfrowania DES. Danymi wejściowymi kompilatora są programy sekwencyjne, wynikami programy zrównoleglone zgodnie ze standardem OpenMP oraz zoptymalizowane pod względem lokalności danych. Parametrem kompilacji iteracyjnej jest rozmiar bloku dla transformacji pętli programowej-tiling.
    Embedded systems are special-purpose computers that perform one or few dedicated tasks. They are mostly part of larger electronic devices, such as communication devices, home appliances, office automation, business equipment, automobiles, etc. Complexity of computers has grown tremendously in recent years, because multi-core processors are in widespread use. Parallelized programs must be run on multi-core processors to use the most of its computing power. Exploiting parallel compilers for automatic parallelization of sequential programs accelerates design processes and reduces costs of the designed systems. In this paper there is described a WIZUTIC iterative compiler developed by the Faculty of Computer Science and Information Technology of the West Pomeranian University of Technology. It uses the source code of PLUTO parallel compiler developed at the Ohio State University by Uday Bondhugula. A simulated annealing algorithm is used for finding optimization passes for the given program features. Parameters that are changed in each iteration are tile sizes of loop transformation tiling. Experimental tests are described and the speed-up results obtained for the DES encryption algorithm are given.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 701-704
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-5 z 5

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies