Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Melosik, M." wg kryterium: Autor

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-7 z 7
    Tytuł:
    Switched Current Sigma-Delta Modulator with a New Comparator Structure Designed Based on VHDL-AMS Description
    Autorzy:
    Śniatała, P
    Handkiewicz, A
    Naumowicz, M.
    Szczęsny, S.
    Melosik, M.
    Katarzyński, P.
    Kropidłowski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/227188.pdf
    Data publikacji:
    2013
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    switched current
    VHDL-AMS
    sigma-delta modulator
    Opis:
    The paper presents a VHDL-AMS based approach to the Switched-Current (SI) Sigma-Delta Modulator design. The prototype VHDL-AMS description, with the help of elaborated EDA tools, is automatically translated into the SI realization. Another tool helps the designer to create the layout. The paper also describes a new current mode comparator, which is used in the design. Postlayout simulation results are presented.
    Źródło:
    International Journal of Electronics and Telecommunications; 2013, 59, 4; 391-396
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Kobiety, mężczyźni i społeczeństwo
    Autorzy:
    Renzetti, Claire M.
    Curran, Daniel J.
    Współwytwórcy:
    Gromkowska - Melosik, Agnieszka. Tłumaczenie
    Melosik, Zbyszko (1956- ). Redakcja
    Data publikacji:
    2005
    Wydawca:
    Warszawa : Wydawnictwo Naukowe PWN
    Tematy:
    Służba wojskowa kobiet socjologia.
    Kobieta
    Socjologia
    Opis:
    S. 416-459, Płeć kulturowa, polityka, rząd i armia.
    Bibliogr. s. 587-666. -- Indeks.
    Dostawca treści:
    Bibliografia CBW
    Książka
    Tytuł:
    Hardware Trojans detection in chaos-based cryptography
    Autorzy:
    Melosik, M.
    Sniatala, P.
    Marszalek, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/201990.pdf
    Data publikacji:
    2017
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    chaos-based cryptography
    hardware Trojans
    0–1 test for chaos
    bit generators
    kryptografia
    trojany
    generator
    Opis:
    The paper deals with the security problems in chaotic-based cryptography. In particular, the 0–1 test for chaos is used to detect hardware Trojans in electronic circuits – generators of chaotic bit sequences. The proposed method of detecting hardware Trojans is based on analyzing the original bit sequences through the 0–1 test yielding a simple result, either a number close to 1, when the examined bit sequence is chaotic, or a number close to 0, when the sequence is non-chaotic. A complementary result is a graph of translation variables qc and pc which form a basis of the 0–1 test. The method does not require any extra corrections and can be applied to relatively short sequences of bits. This makes the method quite attractive as the security problems are dealt with at the chaotic generator level, with no need to apply any extractors of randomness. The method is illustrated by numerical examples of simulated Trojans in chaotic bit generators based on the analog Lindberg circuit as well as a discrete system based on the logistic map.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2017, 65, 5; 725-732
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    On the 0/1 test for chaos in continuous systems
    Autorzy:
    Melosik, M.
    Marszalek, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/200037.pdf
    Data publikacji:
    2016
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    test 0/1 for chaos
    oversampling
    phase space reconstruction
    mutual information
    FFT
    test 0-1 dla układów dynamicznych
    chaos
    faza przebudowy przestrzeni
    wzajemne przekazywanie informacji
    Opis:
    In this paper we discuss in detail the resonance and oversampling features of the 0/1 test for chaos in continuous systems and propose methods to avoid those undesired features. Our method is based on certain frequency properties of the 0/1 test. When reconstructing the phase space, our approach is compared with the first minimum of the mutual information method. Several numerical results for typical chaotic systems (including memristive circuits) are included.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 3; 521-528
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    gC-Studio – the environment for automated filter design
    Autorzy:
    Katarzynski, P.
    Melosik, M.
    Handkiewicz, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/201387.pdf
    Data publikacji:
    2013
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    gyrator-capacitor prototype circuits
    filter approximation
    EDA
    CAE
    Opis:
    The paper presents the idea of software suite integrating the tools supporting the analog filter design. It uses the prototype circuits that are composed of gyrators and capacitors. The essential, behavioral parameters are characterised for the filtering structures. The basic assumptions formulated before the implementation are also mentioned. The structure of the software suite is discussed, its functional properties and the implementation issues are mentioned. The resulting software brings the automation of designing SISO filters as well as the filter pairs. In the proposed solution the VHDL-AMS language is assumed as the formal method of hardware description.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2013, 61, 2; 541-544
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analogue CMOS ASICs in image processing systems
    Autorzy:
    Jendernalik, W.
    Blakiewicz, G.
    Handkiewicz, A.
    Melosik, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/221661.pdf
    Data publikacji:
    2013
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    analog CMOS circuits
    early vision processing
    switched current filters
    Opis:
    In this paper a survey of analog application specific integrated circuits (ASICs) for low-level image processing, called vision chips, is presented. Due to the specific requirements, the vision chips are designed using different architectures best suited to their functions. The main types of the vision chip architectures and their properties are presented and characterized on selected examples of prototype integrated circuits (ICs) fabricated in complementary metal oxide semiconductor (CMOS) technologies. While discussing the vision chip realizations the importance of low-cost, low-power solutions is highlighted, which are increasingly being used in intelligent consumer equipment. Thanks to the great development of the automated design environments and fabrication methods, new, so far unknown applications of the vision chips become possible, as for example disposable endoscopy capsules for photographing the human gastrointestinal tract for the purposes of medical diagnosis.
    Źródło:
    Metrology and Measurement Systems; 2013, 20, 4; 613-622
    0860-8229
    Pojawia się w:
    Metrology and Measurement Systems
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Automated DCT layout generation using ample language
    Automatyczna generacja layoutu układu DCT przy pomocy języka AMPLE
    Autorzy:
    Handkiewicz, A.
    Śniatała, P.
    Pałaszyński, G.
    Szczęsny, Sz.
    Katarzyński, P.
    Melosik, M.
    Naumowicz, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/389803.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
    Tematy:
    AMPLE
    layout
    dyskretna transformata kosinusowa
    zwierciadło prądowe
    układ analogowy
    discrete cosine transform
    current mirror
    analog circuit
    Opis:
    Designing SI circuits layouts is a demanding task. The process is very time consuming and there is a high risk of making mistakes. It would be much easier if there were a CAD tool doing part of the job for ourselves. This is the place where a possible solution comes in – the AMPLE script language in the ICStation environment. AMPLE is a script language that can be used to generate layouts. Apart form making a layout faster the AMPLE generator enables parametrisation of SI devices and can also be technology-independent. It provides a way for automating and speeding up the process of designing a layout. This paper presents a DCT layout generator which takes advantage of the AMPLE language and offers parametrisation that can make the design process independent from the technology used.
    Projektowanie layoutów układów SI nie jest zadaniem łatwym. Proces ten wymaga dużych nakładów czasu, istnieje ogromne ryzyko popełnienia pomyłki przez projektanta, a projektowane układy są zależne od technologii, co wymusza ich całkowitą przebudowę w sytuacji zmiany technologii na nowszą. Zadanie to byłoby dużo prostsze, gdyby istniały narzędzia CAD automatyzujące proces projektowania. W obszarze tym możliwe jest wykorzystanie zaproponowanego w artykule rozwiązania – użycie skryptowego języka AMPLE dostępnego w środowisku ICStation. Oprócz możliwości szybszego zaprojektowania prototypu, generator stworzony przy pomocy języka AMPLE umożliwia parametryzację projektowanych urządzeń SI, które stają się niezależne od technologii. Stanowi to daleko idące udoskonalenie procesu projektowania układów scalonych wykonanych w technice SI. Niniejszy artykuł opisuje zaproponowaną metodę automatycznego generowania layoutów przedstawiając jako przykład kolejne etapy realizacji układu DCT.
    Źródło:
    Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2010, 13; 5-14
    1899-0088
    Pojawia się w:
    Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-7 z 7

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies