Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Kleban, J." wg kryterium: Autor

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-4 z 4
    Tytuł:
    Badanie stabilności algorytmu sterowania polem Closa typu MSM
    Stability investigation of a packet dispatching algorithm for the MSM Clos-network switch
    Autorzy:
    Kleban, J.
    Warczyński, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/376609.pdf
    Data publikacji:
    2016
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    pole Closa
    planowanie przepływu pakietów
    komutacja pakietów
    stabilność algorytmu
    Opis:
    Praca jest poświęcona zagadnieniu zapewnienia stabilności algorytmom sterowania przepływem komórek w trzysekcyjnych polach komutacyjnych Closa typu MSM (Memory– Space–Memory), które mogą być wykorzystywane w routerach internetowych klasy operatorskiej. W artykule przedstawiono metodę badania stabilności algorytmu sterowania polem komutacyjnym tego typu. Wykorzystano do tego celu funkcję Lapunowa oraz model płynny, stanowiący ciągłą aproksymację dyskretnego systemu komutacyjnego. Zaproponowano algorytm sterowania oparty na zasadzie maksymalnego dopasowania modułów wejściowych i wyjściowych nazwany MDM (Maksymalne Dopasowanie Modułów). Przedstawiono dowód stabilności tego algorytmu oraz wyniki eksperymentów symulacyjnych dla ruchu równomiernego i nierównomiernego w zakresie opóźnienia komórek i wielkości kolejek wejściowych oraz wyjściowych.
    In this paper, stability of packet dispatching algorithms for the MSM (Memory–Space– Memory) Clos–network switch, is discussed. The Clos switching fabric is very attractive for high–performance switches and routers because of its modular architecture and scalability. In this architecture a good and stable matching algorithm between inputs and outputs is needed, so that it can achieve high throughput and low latency. A method of packet dispatching algorithm stability evaluation, for this kind of switching fabric, is presented. Lyapunov function and the fluid flow model as a continuous–time limit approximation of discrete–time Clos–network switch is used. A new packet dispatching algorithm based on a maximal matching of input and output modules, called MDM, is presented. A proof of stability of the MDM algorithm is done. The results of simulation experiments for the MSM Clos–network switch under the MDM algorithm, obtained for uniform and non–uniform traffic distribution patterns, in terms of average cell delay, and virtual output and output queues size, are also presented.
    Źródło:
    Poznan University of Technology Academic Journals. Electrical Engineering; 2016, 87; 353-364
    1897-0737
    Pojawia się w:
    Poznan University of Technology Academic Journals. Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Badanie algorytmów sterowania pakietowymi polami komutacyjnymi
    Investigation of control algorithms for packet switching networks
    Autorzy:
    Kleban, J.
    Warczyński, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/377252.pdf
    Data publikacji:
    2017
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    pole komutacyjne Closa
    planowanie przepływu pakietów
    komutacja pakietów
    symulacja
    algorytmy sterowania
    Opis:
    Praca dotyczy badania własności algorytmów sterowania przepływem komórek w wielosekcyjnych polach komutacyjnych, stanowiących jądro pakietowych węzłów komutacyjnych, którymi są routery klasy operatorskiej. Ze względu na możliwość występowania konfliktów w dostępie do zasobów pola, konieczne jest stosowanie algorytmów sterowania przepływem decydujących o tym, które komórki z portów wejściowych zostaną przesłane do portów wyjściowych. Własności algorytmów tego typu bada się na drodze symulacji, określając przede wszystkim opóźnienie komórek, długości kolejek oraz przepustowość pola komutacyjnego. W pracy przedstawiono budowę przestrajalnego symulatora pól komutacyjnych, pozwalającego na przeprowadzenie badań wspomnianych wyżej własności algorytmów sterowania polem.
    In this paper, the research on packet dispatching schemes for multistage switching networks is discussed. These kinds of networks are used in high performance packet switching nodes, such as high–end routers. While a packet is being routed in a switching network it can face a contention problem resulting from two or more cells competing for a single resource. To avoid packet contention, it is necessary to use packet dispatching algorithms. These control algorithms decide which cells at input buffers will be transferred to outputs. The performance parameters, such as: average packet delay, queue length and throughput, of the switching network under the particular control algorithm, are investigated using computer simulation. The paper presents a tunable simulator of the MSM (Memory–Space–Memory) Clos–network switch. This simulator can be used for investigation of performance parameters under any implemented control algorithm.
    Źródło:
    Poznan University of Technology Academic Journals. Electrical Engineering; 2017, 91; 187-198
    1897-0737
    Pojawia się w:
    Poznan University of Technology Academic Journals. Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    SMM Clos-Network Switches under SD Algorithm
    Autorzy:
    Kleban, J.
    Warczyński, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/307990.pdf
    Data publikacji:
    2018
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    clos-network switch
    packet dispatching algorithms
    packet switching networks
    stability of switching network
    Opis:
    This paper is devoted to evaluating the performance of Space-Memory-Memory (SMM) Clos-network switches under a packet dispatching scheme employing static connection patterns, referred to as Static Dispatching (SD). The control algorithm with static connection patterns can be easily implemented in the SMM fabric due to bufferless switches in the first stage. Stability is one of the very important performance factors of packet switching nodes. In general, a switch is stable for a particular arrival process if the expected length of the packet queues does not increase without limitation. To prove the stability of the SMM Clos-network switches considered under the SD packet dispatching scheme the discrete Markov chain model of the switch is used and Foster’s criteria to extend Lyapunov’s second (direct) method of stability investigation of discrete time stochastic systems are used. The results of simulation experiments, in terms of average cell delay and packet queue lengths, are shown as well.
    Źródło:
    Journal of Telecommunications and Information Technology; 2018, 1; 24-31
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Packet switch architecture with multiple output queueing
    Autorzy:
    Danilewicz, G.
    Głąbowski, M.
    Kabaciński, W.
    Kleban, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/308342.pdf
    Data publikacji:
    2004
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    high-speed packet switching
    output queueing
    buffer
    switch fabric
    switching node
    multicast
    Opis:
    In this paper the new packet switch architecture with multiple output queuing (MOQ) is proposed. In this architecture the nonblocking switch fabric, which has the capacity of N _N2 N2, and output buffers arranged into N separate queues for each output, are applied. Each of N queues in one output port stores packets directed to this output only from one input. Both switch fabric and buffers can operate at the same speed as input and output ports. This solution does not need any speedup in the switch fabric as well as arbitration logic for taking decisions which packets from inputs will be transferred to outputs. Two possible switch fabric structures are considered: the centralized structure with the switch fabric located on one or several separate boards, and distributed structure with the switch fabric distributed over line cards. Buffer arrangements as separate queues with independent write pointers or as a memory bank with one pointer are also discussed. The mean cell delay and cell loss probability as performance measures for the proposed switch architecture are evaluated and compared with performance of OQ architecture and VOQ architecture. The hardware complexity of OQ, VOQ and presented MOQ are also compared. We conclude that hardware complexity of proposed switch is very similar to VOQ switch but its performance is comparable to OQ switch.
    Źródło:
    Journal of Telecommunications and Information Technology; 2004, 4; 76-83
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-4 z 4

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies