Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Khoma, Y." wg kryterium: Autor


Wyświetlanie 1-3 z 3
Tytuł:
Błędy zastosowania Jednopunktowej Transformaty Fouriera do sygnałów wygenerowanych techniką bezpośredniej syntezy cyfrowej
Errors of employing Single - Point Fourier Transform for signals generated by Direct Digital Synthesis
Autorzy:
Wrzuszczak, M.
Khoma, Y.
Powiązania:
https://bibliotekanauki.pl/articles/154091.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
bezpośrednia synteza cyfrowa
przetwarzanie cyfrowe składowych sygnału
SPFT
direct digital synthesis (DDS)
DDS
Opis:
Artykuł dotyczy zastosowania Jednopunktowej Transformaty Fouriera (JTF) do przetwarzania sygnałów sinusoidalnych uzyskanych techniką bezpośredniej syntezy cyfrowej DDS. Metoda cyfrowej syntezy sygnałów stosowana jest co raz szerzej w nowoczesnych przyrządach pomiarowych. Przedstawiono analizę błędów w przypadku zastosowania JTF w przyrządzie cyfrowym do rozdzielenia składowych sygnału wygenerowanego techniką DDS na część rzeczywistą i urojoną.
The paper deals with employing the Single-Point Fourier Transform (SPFT) in processing signals generated by a direct digital synthesis (DDS). The method of digital synthesis of signals is more and more frequent implemented in smart measuring devices. The error analysis was performed in the case study of applying the SPFT in a digital device for separating real and imaginary components of a signal synthesized with a DDS technique. The analysis of the impact of sinewave distortions on the SPFT performance is presented. In Figure 1 the impact of the spurious harmonics on the SPFT output spectrum for the reference signal in the form of the ideal sine signal versus the sine signal synthesized by DDS is depicted. Analytical expressions estimating processing errors are derived. The value of a signal decomposition error of SPFT related to the total harmonic distortion value are given in Tab. 1. In Figure 2 the spectra of the signals: a) with uniformly distributed spurious harmonics, b) with a single spurious harmonic is shown. For these two kinds of test signals the error of SPFT according to formula (3) is calculated and the results are presented in Figure 3.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 10, 10; 795-797
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie sztucznych sieci neuronowych do zmniejszenia błędów przetworników impedancji
Error correction of impedance-voltage converter with neural network application
Autorzy:
Wrzuszczak, M.
Khoma, Y.
Powiązania:
https://bibliotekanauki.pl/articles/266534.pdf
Data publikacji:
2016
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
przetwornik impedancja-napięcie
sztuczne sieci neuronowe
korekcja wyników pomiarów
impedance to voltage converter
artificial neural network
measurement error correction
Opis:
Przetworniki impedancja – napięcie (Z/U) stanowią podstawowy element komputerowych tomografów impedancyjnych. W artykule przedstawiono sposób zmniejszenia błędów przetwarzania przetwornika Z/U z zastosowaniem sztucznej sieci neuronowej wielowarstwowej, perceptronowej (MLP). Dokładność metody porównano z dokładnością uzyskaną w przypadku wyznaczania poprawek dla dwu składowych impedancji: rezystancyjnej i reaktancyjnej na podstawie wzorów analitycznych wyprowadzonych dla schematu zastępczego układu.
Impedance – voltage transducer (Z/U) are fundamental circuits in Impedance Tomography devices. In the paper the transducer error reducing method for resistance and reactance components of impedance with Multi-Layer Perceptron artificial neural network application is presented. The accuracy of the method is compared with the values calculated with analytical formulas derived for equivalent circuit of the transducer. The consideration presented in the paper focuses only on decreasing the processing error of the impedance/voltage transducer (Z/U), neglecting errors being introduced by following electronic processing stages i.e. phase detector and analog /digital converter.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2016, 49; 133-136
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja kryptoalgorytmu GOST do systemów wbudowanych
Implementation of GOST algorithm in embedded systems crypto applications
Autorzy:
Khoma, V.
Smolczyk, A.
Reshetar, Y.
Powiązania:
https://bibliotekanauki.pl/articles/155560.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
kryptoalgorytm GOST
kryptografia lekka (lightweight-cryptography)
procesory ARM
szyfrowanie w systemach wbudowanych
cryptography algorithm GOST
liglightweight-cryptographyhtweight-cryptography
ARM-core processors
encryption for embedded systems
Opis:
Artykuł poświęcono problemowi skutecznej implementacji w systemach wbudowanych blokowego symetrycznego algorytmu kryptograficznego GOST. Przeprowadzone badania programowej implementacji na platformie AVR algorytmu GOST wykazały lepszy wskaźnik wydajność/rozmiar kodu w porównaniu z innymi znanymi algorytmami. Analiza porównawcza implementacji kryptoalgorytmu GOST na bardziej zaawansowanych mikrokontrolerach (ARM) ujawniła ponadto mniejsze zapotrzebowanie na pamięć w porównaniu z najnowszym algorytmem AES przy porównywalnej wydajności.
This paper discusses the implementation of a cryptographic algorithm GOST in common used 8-bit (AVR) and 32-bit (ARM) processors for embedded systems. The GOST algorithm has a Feistel network structure with 32-rounds and uses simple operations (Fig. 1), which are easily implemented in general purpose microcontrollers by system-level commands. In addition, the algorithm has no expansion key procedure, which is an advantage for lightweight-cryptography. The basic method to improve GOST performance is associated with careful substitution cycle (S1…S8) programming and, first of all, the number of reductions of such iterations (substitution boxes extension, registers exchange for bitwise rotation, key and substitution tables locations in RAM). Considering GOST as a lightweight-algorithm we obtain the best throughput/code size ratio (Fig. 3) compared with known implementations of other algorithms [1, 2]. The GOST efficiency on ARM-based architectures increases more due to the possibility of rotation (<<<11) and addition modulo 2 operations to combine in one instruction. The authors conclude that with similar performance (for AES-128), GOST implementation requires approximately 5 times less memory usage. In the identical key version AES-256 almost loses its advantage for maximum performance variant, outpacing GOST not more than 1.4 times (Tab. 2).
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 12, 12; 1264-1267
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-3 z 3

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies