Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Dimopoulos, M. G." wg kryterium: Autor


Wyświetlanie 1-2 z 2
Tytuł:
Wavelet energy-based mahalanobis distance metric for testing analog and mixed-signal circuits
Autorzy:
Spyronasios, A. D.
Dimopoulos, M. G.
Hatzopoulos, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/398112.pdf
Data publikacji:
2010
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
analogowy i mieszany test sygnału
test obwodu
falki
odległość Mahalanobisa
Analog and Mixed-Signal Testing
Circuit Test
wavelets
Mahalanobis distance
Opis:
In this paper a test method based on the wavelet transformation of the measured signal, be it supply current (Ips) or output voltage (Vout) waveform, is presented. In the wavelet analysis, a Mahalanobis distance test metric is introduced utilizing information from the wavelet energies of the first decomposition level of the measured signal. The tolerance limit for the good circuit is set by statistical processing data obtained from the fault-free circuit. Simulation comparative results on benchmark circuits for testing both hard faults and parametric faults are presented showing the effectiveness of the proposed testing scheme.
Źródło:
International Journal of Microelectronics and Computer Science; 2010, 1, 2; 218-224
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Automated substrate resistance extraction in nanoscale VLSI by exploiting a geometry-based analytical model
Autorzy:
Bontzios, Y. I.
Dimopoulos, M. G.
Hatzopoulos, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/398110.pdf
Data publikacji:
2011
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
szum podłożowy
układ scalony
modelowanie geometryczne
pochodzenie oporu
modelowanie oporu
zasilanie pasożytnicze
substrate noise
integrated circuits
geometric modeling
resistance extraction
resistance modeling
parasitics
Opis:
In this work, a new automated method for determining the substrate resistance is presented. It exploits a geometric formulation of the current streamlines between coupled structures and builds an analytical model for the substrate resistance. Both simulation and measurement data are utilized in order to show the validity of the proposed scheme. The measurement data are obtained from a fabricated test chip. The results show that the proposed method succeeds in computing the substrate resistance while the average error falls within 5%.
Źródło:
International Journal of Microelectronics and Computer Science; 2011, 2, 3; 81-87
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-2 z 2

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies