Wszystkie pola: receiver clock - Katalog OPAC zbiorów

Skocz do pozycji: 1.

Tytuł:: Określenie poprawki chodu zegara odbiornika w eksperymencie lotniczym z zastosowaniem sensora GPS
Determination receiver clock bias using GPS sensor in flight test
Autorzy:: Krasuski, K.
Jafernik, H.
Powiązania:: https://bibliotekanauki.pl/articles/314532.pdf
Data publikacji:: 2017
Wydawca:: Instytut Naukowo-Wydawniczy "SPATIUM"
Tematy:: zegar odbiornika
GPS
metoda PPP
GAPS
magic PPP
receiver clock
PPP method
Opis:: W artykule omówiono problem wyznaczenia poprawki chodu zegara odbiornika z użyciem obserwacji GPS w eksperymencie lotniczym. W pracy określono wartości poprawki chodu zegara odbiornika dla metody PPP w programach CSRS-PPP, GAPS oraz magicPPP. Obliczenia zostały zrealizowane dla dwuczęstotliwościowych obserwacji kodowo-fazowych GPS z odbiornika Topcon HiperPro. Eksperyment badawczy został zrealizowany z wykorzystaniem samolotu Cessna 172 w dniu 01.06.2010 r. w okolicach lotniska wojskowego w Dęblinie.
The article discusses the problem of finding the correction of receiver clock bias using GPS observations in the flight experiment. The study determined the correction of receiver clock bias for the method of PPP in the CSRS-PPP and magicPPP softwares. Calculations were carried out for the dual frequency GPS code and phase observations from Topcon HiperPro receiver. Research experiment was carried out using a Cessna 172 aircraft on 01.06.2010 around the military aerodrome in Deblin.
Źródło:: Autobusy : technika, eksploatacja, systemy transportowe; 2017, 18, 6; 834-837, CD
1509-5878
2450-7725
Pojawia się w:: Autobusy : technika, eksploatacja, systemy transportowe
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Skocz do pozycji: 2.

Tytuł:: AMC timing receiver and clock synthesizer module for the LLRF system
Autorzy:: Czuba, K.
Bou Habib, S.
Sikora, D.
Powiązania:: https://bibliotekanauki.pl/articles/398053.pdf
Data publikacji:: 2010
Wydawca:: Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:: zegary
pętle fazowe
jitter na synchronizację czasową
clocks
phase locked loops
timing jitter
ATCA
Opis:: The new LLRF system architecture based on the ATCA platform was developed and tested at FLASH. The LLRF system require generation of highly stable clock and trigger signals for high precision data processing and synchronous system operation. This paper describes the conception, design and performance test results of the updated AMC module designed to fulfill the LLRF system timing synchronization needs. This module contains three independent clock synthesizers that are able to generate LVDS clock signals in the range of 10 MHz to 100 MHz. These signals are transmitted over the AMC connector and can be distributed over the entire ATCA crate.The clock synthesizers can be synchronized either by an internal quartz oscillator or an external phase reference signal provided to the board either via the AMC edge connector or via a front panel socket. This assures flexibility when using the board for tests and for the LLRF system operation. Besides clock synthesizers the AMC card contains also an optical receiver suited to convert and decode FLASH timing signals distributed in the FLASH accelerator system.
Źródło:: International Journal of Microelectronics and Computer Science; 2010, 1, 2; 125-130
2080-8755
2353-9607
Pojawia się w:: International Journal of Microelectronics and Computer Science
Dostawca treści:: Biblioteka Nauki

Artykuł

Zmień widok

na półce

Informacja

Wyszukujesz frazę "receiver clock" wg kryterium: Wszystkie pola

Źródło danych

Dostawca treści

Kolekcja

Rok wydania

Wydawca

Temat

Autor

Typ dokumentu

Język