Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "procesor" wg kryterium: Wszystkie pola

  Lista filtrów

Dostawca treści

Podbaza

Wyrównaj
Wyświetlanie 1-25 z 55
Tytuł:
Procesor energii w energetyce
Autorzy:
Orłowski, Z.
Gałka, T.
Powiązania:
https://bibliotekanauki.pl/articles/329476.pdf
Data publikacji:
2000
Wydawca:
Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:
energetyka
procesor energii
drgania
wnioskowanie diagnostyczne
engineering
energy processor
vibration
diagnostic
Opis:
Podstawą ilościowego wnioskowania diagnostycznego jest porównanie aktualnego poziomu drgań z wartościami kryterialnymi, zwłaszcza wartością graniczną: stwierdzenie jej przekroczenia pozwala na podejmowanie decyzji dotyczących dalszej eksploatacji. Aby decyzje te byty uzasadnione, konieczna jest oczywiście wiarygodna metoda określania granicznych poziomów drgań.
Źródło:
Diagnostyka; 2000, 23; 61-64
1641-6414
2449-5220
Pojawia się w:
Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ocena wydajności procesorów wbudowanych w układy FPGA
Evaluation of performance of processors embedded in FPGAs systems
Autorzy:
Sondej, T.
Zagoździński, L.
Pełka, R.
Powiązania:
https://bibliotekanauki.pl/articles/208418.pdf
Data publikacji:
2006
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
układy cyfrowe
procesor sprzętowy
procesor programowy
benchmark
system-on-chip
FPGA
digital systems
hard-processor
soft-processor
Opis:
W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.
This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 27-42
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Aplikacja wspomagająca projektowanie struktury procesorów programowalnych w układach FPGA
FPGA soft processor design tool
Autorzy:
Kapruziak, M.
Powiązania:
https://bibliotekanauki.pl/articles/154775.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor programowalny
FPGA
soft processor
Opis:
Przejście z implementacji systemu na mikroprocesorze do wykorzystania układu FPGA jest często trudne. Zazwyczaj nie opłaca się poświęcenie czasu na przepisanie kodu już zaimplementowanych algorytmów. Skuteczniejszym rozwiązaniem jest przeniesienie samej struktury oryginalnego procesora do wnętrza układu FPGA. Zadanie przeniesienia struktury można częściowo zautomatyzować i przyspieszyć proponując właściwą aplikację wspomagającą. Aplikacja taka mogłaby także być efektywną pomocą dydaktyczną do prezentacji i eksperymentowania na różnych architekturach komputerów. W artykule przedstawiono propozycją właśnie takiej aplikacji.
While improving current projects, transition form microprocessor based system to FPGA is often not straightforward. Time spent on code rewriting is not usually considered cost-effective. It seems to be more effective to implement the structure of a considered processor directly on FPGA and transfer the code unmodified. The task of cloning a real processor into FPGA structure could be partly automated and shortened by the right programming environment. Such environment could also serve as a helpful and efficient teaching tool, allowing students to see architecture at work and experiment with its own modifications. In the paper such an environment is presented. It is partially inspired by LISA project [1], but opposed to that the author tries not to put a user too far away from the resulting code. This environment is rather a time-saving code generator for schematical tasks (Fig. 1). As such, it allows defining the general structure of the resulting Verilog code (Fig. 3) and the parameters for ALU, control unit and bus address space (Figs. 4, 5, 6). Figs. 7 and 8 show examples of the resulting codes. The application is currently mainly used for teaching purposes but is planned to be developed to help in automatic project transformation from microcontrollers to FPGA SoC designs.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 758-760
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Integracja narzędzi przetwarzania sygnałów pakietu MATLAB/Simulink oraz środowiska CoDeveloper w projektowaniu aplikacji wbudowanych z użyciem FPGA
Integration of MATLAB/Simulink signal processing with CoDeveloper FPGA C based programming tool for embedded system design
Autorzy:
Garncarek, S.
Olech, B.
Powiązania:
https://bibliotekanauki.pl/articles/154734.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
rekonfigurowalne tablice logiczne
systemy wbudowane
procesor konwergentny
FPGA
embedded systems
convergent procesor
Opis:
Celem prezentowanej pracy była analiza wykonalności, a następnie zaprojektowanie, implementacja i przetestowanie oryginalnego oprogramowania wpierającego proces projektowania systemów wbudowanych. Chodziło o możliwość połączenia zalet oprogramowania narzędziowego szybkiego wytwarzania aplikacji rekonfigurowalnych (CoDeveloper; Impulse) z możliwościami narzędzi graficznego projektowania i obrazowania (MATLAB/Simulink). Założony cel został osiągnięty.
Computation platforms of embedded systems evolved, from being based on traditional microcontrollers and signal processors separately, to complex systems built with FPGA devices [1, 2]. However, complexity of hardware description languages and hardware skills requirements were the major limitations of generalization of these naturally evolved platforms in embedded systems design. The solution was to create tools that could give software developers a possibility to use the potential of programmable logic devices without considerable knowledge of hardware and hardware description languages [5]. This work presents an idea of bridging two different design tools; CoDeveloper [9] and MATLAB/Simulink [8] in context convergent processor paradigm [3, 4]. As the result, virtually new environment (Integrating Application) for devel-opment, simulation and verification of digital signal processing algorithms in embedded system domain was created. Fig. 1 shows the block diagram of Integrating Application structure in which it is possible to exchange data in real time with reconfigurable embedded system hardware being under development. Connection of these two tools allows getting additional features that support development process, and which are beyond the basic sum of features originally offered by these tools separately. Smulink models can represent Impulse C models, to mention the one characteristic.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 761-764
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Reconfigurable General-purpose Processor Idea Overview
Autorzy:
Zarzycki, I
Powiązania:
https://bibliotekanauki.pl/articles/397875.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
procesor rekonfigurowalny
FPGA
bezpośrednio programowalna macierz bramek
rekonfiguracja dynamiczna
processor
dynamic reconfiguration
reconfigurable computing paradigm
Opis:
This paper presents the idea of the reconfigurable general-purpose processor implemented as dynamically reconfigurable FPGA (called “reconfigurable processor” in the rest of this document). Proposed solution is compared with currently available general-purpose processors performing instructions sequentially (called “sequential processors” in the rest of this paper). This document presents the idea of such reconfigurable processor and its operation without going into implementation details and technological limitations. The main novelty of reconfigurable processor lays in lack of typical for other processors sequential execution of instructions. All operations (if only possible) are executed in parallel, in hardware also at subistruction level. Solution proposed in this paper should give speed up and lower power consumption in comparison with other processors currently available. Additionally proposed architecture does not requires neither any modifications in source codes of already existing, portable programs nor any changes in development process. All of the changes can be performed by compiler at the stage of compilation.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 1; 37-42
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mikroprocesor PicoBlaze na platformie CPLD w dydaktyce systemów wbudowanych
PicoBlaze microprocessor CPLD implementation for teaching embedded systems
Autorzy:
Łazoryszczak, M.
Powiązania:
https://bibliotekanauki.pl/articles/156507.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor programowy
CPLD
soft processor
Opis:
W artykule przedstawiono wybrane aspekty implementacji mikroprocesora PicoBlaze na platformie uruchomieniowej CoolRunner-II CPLD Starter Kit. Szczególną uwagę poświęcono obsłudze portów wejścia/wyjścia, a także wykorzystaniu elementów wbudowanych w platformę, uwzględniając także zewnętrzne moduły rozszerzające. Ograniczenia zasobów układu CPLD wymagają praktycznego zastosowania dekompozycji funkcjonalnej systemu. Jako przykłady aplikacji przedstawiono sterowanie diodami oraz wbudowanym wyświetlaczem siedmiosegmentowym.
In this paper selected aspects of soft processor implementation in CPLD platform are presented. The processor considered here is PicoBlaze. The code of this model is available from Xilinx after registration. The hardware platform is CoolRunner-II CPLD Starter Kit. It is possible to extend simply the base configuration of the board with number of additional modules called Pmods (Fig. 1). The paper presents the main features of PicoBlaze from the teaching of embedded systems point of view. A few paragraphs show the organization of I/O ports and possibilities of their modifications (Fig. 2). Next the main flow of project files is shown (Fig. 3) including compilation and implementation processes. There are three applications used for compare purposes. The first one is the empty loop, the second one is "moving" LED and the third one is seven segment display control. The sample way of modifying selected project files in order to change available I/O ports is presented. Fig. 5 shows the RTL level schematic of the system running LED display control application with particular emphasis on I/O handling. The limitations of implementations as well as advantages of the proposed approach are shown. The main advantage for teaching embedded systems is necessity of common hardware and software design in case of adapting to the platform constraints.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 638-640
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ocena percepcji mowy w funkcji zaprogramowanej ilości maksimów spektralnych u pacjentów dorosłych z implantem ślimakowym
Autorzy:
Stieler, Olgierd
Obrębowska, Zofia
Powiązania:
https://bibliotekanauki.pl/articles/1398741.pdf
Data publikacji:
2008
Wydawca:
Index Copernicus International
Tematy:
wszczep ślimakowy
procesor mowy
maksima spektralne
zrozumiałość mowy
Opis:
Subjects. 11 adults cochlear implant users, age since 18 till 70 years old (mean 43); 6 male and 5 female; diagnosis-postlingual deafness; used CI over 3 years. Method. The aim of study was evaluation of an optimal number of spectral speech coding maxima. The speech audiometry in free fi eld for programmed 8, 10 and 12 spectral maxima and subjective evaluation of quality of speech perception in different acoustic environmental were performed. Results. Results of the study showed the better speech intelligibility for programmed 8 (approx. 54%) and 10 spectral maxima (27%). Conclusion. The number of speech spectral maxima over 10 is not necessary to increasing of speech intelligibility. In the BTE (behind the ear) speech processor the power consumtion were important reduced for 8 spectral maxima. Application of 810 number of maxima is optimal in fi rst session (switch-on) programming of speech processor.
Źródło:
Polish Journal of Otolaryngology; 2008, 62, 6; 769-772
0030-6657
2300-8423
Pojawia się w:
Polish Journal of Otolaryngology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zintegrowany odbiornik cyfrowy spektrometru EPR
Integrated Digital Receiver for the EPR Spectrometer
Autorzy:
Froncisz, W.
Gurbiel, R.
Kasperek, J.
Kozioł, J.
Kucharzyk, M.
Rajda, P. J.
Powiązania:
https://bibliotekanauki.pl/articles/155675.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
procesor wbudowany
PowerPC
EPR
embedded processor
Opis:
W pracy przedstawiono koncepcję zintegrowanego, cyfrowego odbiornika spektrometru EPR (elektronowego rezonansu paramagnetycznego), przeznaczoną do realizacji w technologii SoC na platformie Virtex-II Pro. Krótko opisano środowisko eksperymentu EPR, skupiając się na interesujących aspektach projektu, m.in. wykorzystaniu wbudowanego procesora. Zaprezentowano budowę całego systemu przetwarzania danych, składającego się z: interfejsu szybkiego przetwornika analogowo-cyfrowego, jednostki wstępnego przetwarzania (akumulacji) danych oraz wbudowanego procesora PowerPC 405, realizującego końcową obróbkę danych. Omówiono interesujące szczegóły konstrukcyjne interfejsu przetwornika, strukturę bloku wstępnej akumulacji danych, blok sterownika oraz podsystem sygnałów zegarowych. Przedstawiono także architekturę nadrzędnego systemu procesorowego, opartego na mikroprocesorze PowerPC. Opisano metodologię i wykorzystane narzędzia projektowe, jak również sposób weryfikacji układu i wyniki testów.
The paper describes a design of an integrated digital receiver for the Electron Paramagnetic Resonance spectrometer. The design, based on a SoC technology, utilizes the PowerPC processor embedded in the Virtex-II Pro FPGA. Description shortly introduces an experimental environment (Fig. 1), focusing on interesting FPGA design issues. Two concepts of the device are presented. The first one was developed with the use of DSP (Fig. 2), and another includes an embedded microprocessor (Fig. 3). The design of FPGA includes a digital interface for fast, 800Msps analog-to-digital converter. Another important part of the design is a digital signal preprocessing unit, allowing fast, multiple data accumulation for separation weak signals from the noise. There are also given some details on construction of dual-ported accumulation buffers, accumulation controller and clocking system. Additionally the unit provides some means to control the remaining part of a measurement device as well as the pulse stimulation generator.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 89-91
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Akceleracja obliczeń kryptograficznych z wykorzystaniem procesorów GPU
Powiązania:
Studia Bezpieczeństwa Narodowego 2014, nr 6, s. 341-357
Współwytwórcy:
Bęza, Patryk. Autor
Gocławski, Jakub. Autor
Mral, Paweł. Autor
Sapiecha, Piotr. Autor
Buda, Michał. Autor
Data publikacji:
2014
Tematy:
Kryptologia
Szyfry
Procesor graficzny (GPU)
Artykuł z czasopisma naukowego
Opis:
Bibliografia, netografia na stronach 355-357.
Dostawca treści:
Bibliografia CBW
Artykuł
Tytuł:
Efekt rozpraszania podpowierzchniowego z wykorzystaniem programowalnego procesora graficznego
GPU based subsurface scattering effect
Autorzy:
Tomaszewska, A.
Stefanowski, K.
Powiązania:
https://bibliotekanauki.pl/articles/155016.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
podpowierzchniowe rozpraszanie światła
percepcja
programowalny procesor graficzny
grafika komputerowa
subsurface scattering
perception
graphics processing unit
computer graphics
Opis:
W artykule zaprezentowano sposób obliczania w czasie rzeczywistym efektu podpowierzchniowego rozpraszania światła w obiektach częściowo przeźroczystych przy zwróceniu szczególnej uwagi na wydajność obliczeniową algorytmu. Algorytm zaprojektowanego pod kątem implementacji sprzętowej realizowanej na programowalnym procesorze graficznym. Dane przekazywane są do GPU w postaci zmiennych (uniform i attribute), gdzie wykorzystywane są do dalszych obliczeń. Porównanie wydajności prezentowanego podejścia z innymi algorytmami przedstawiono w podsumowaniu artykułu.
In the paper there is presented the spherical harmonics (SH) based method for subsurface scattering and its GPU-based implementation. The described approach is modification of the Green's algorithm [1]. The 3D model thickness was encoded for each vertex in every possible direction. The algorithm is divided into two parts: the preprocessing executed on CPU and the visualization stage designed for GPU. The tests were carried out and described. They revealed the effectiveness of the obtained results. To verify the results, they were compared with those obtained from other algorithms. The results show efficiency benefits of the authors' algorithm in comparison with the comparable quality approaches. Moreover, the modification of the Green`s algorithm improves the quality of the subsurface scattering effect, as the unnatural effect of sharp curves visible on the final images is reduced. It is possible because in this approach the way the light goes through an object depends on the model thickness. The paper is organized as follows. In Section 2 the previous works are discussed. In Section 3 the application of subsurface scattering based on the spherical harmonics and its hardware implementation are presented. Section 5 shows the obtained results. At the end of the paper there are given some concluding remarks.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 930-932
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Holistyczne modele procesów degradacji w systemach mechanicznych - przegląd
Holistic models of degradation processes in mechanical systems - an outline
Autorzy:
Cempel, C.
Powiązania:
https://bibliotekanauki.pl/articles/327604.pdf
Data publikacji:
2003
Wydawca:
Polska Akademia Nauk. Polskie Towarzystwo Diagnostyki Technicznej PAN
Tematy:
systemy mechaniczne
degradacja
modele holistyczne
procesor energii
mechanical systems
degradation
holistic models
energy processor
Opis:
W pracy dokonano przeglądu modelu teorii i zastosowań procesora energii o skończonym potencjale destrukcji. Najważniejszym zastosowaniem wszelkich odmian tego procesora jest możliwość holistycznego modelowania ewolucji i dynamiki części mechanicznej różnego typu systemów, również mechatronicznych. Idea procesora energii jest na tyle płodna i uniwersalna że można wykorzystać ją do modelowania jednomodalnego zużywania się materiału, z jednej strony, a z drugiej do modelowania samopodobnych hierarchicznie zorganizowanych systemów złożonych z możliwością analitycznego badania rozpływu energii.
Mechanical subsystems are key elements of civil and mechanical engineering as well as mechatronic products. Independently of the size of subsystem they may limit the safety and functionality of the main system, so we have to know the long term and short term behavior of mechanical subsystem. The main idea of holistic modeling is illustrated in the paper, and energy processor model can be digested more from some references. But it seems to the author that inference properties of holistic modeling and energy processor models are not widely known and used. Due to its fractal properties, they can be used to model the behavior of the part as well as the whole system, enabling to trace the energy flow, dissipation and wear inside the system.
Źródło:
Diagnostyka; 2003, 29; 7-14
1641-6414
2449-5220
Pojawia się w:
Diagnostyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Pomiar prędkości kątowej z użyciem specjalizowanego interfejsu enkodera kwadraturowego
Angular velocity measurement using dedicated quadrature encoder interface
Autorzy:
Kuciński, M.
Jarzębowicz, L.
Powiązania:
https://bibliotekanauki.pl/articles/266480.pdf
Data publikacji:
2011
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
pomiar prędkości kątowej
procesor sygnałowy
enkoder kwadraturowy
digital signal processor
quadrature encoder
speed measurement
Opis:
Przedstawiono metodę pomiaru prędkości kątowej z użyciem enkodera kwadraturowego i procesora sygnałowego TMS320F28335 wyposażonego w interfejs enkoderowy eQEP. Omówiono budowę i zasadę działania optoelektronicznego enkodera kwadraturowego. Opisano dwie podstawowe metody enkoderowego pomiaru prędkości kątowej, wskazano ich ograniczenia. Zaproponowano połączenie podstawowych metod, uzyskując metodę łączoną odznaczającą się dużą dokładnością w szerokim zakresie prędkości kątowych. Omówiono moduł enkoderowy eQEP. Przedstawiono sposób doboru parametrów metody uwzględniający ograniczenia procesora oraz rozdzielczość zastosowanego enkodera. Przedstawiono sposób oprogramowania metody w procesorze.
The paper describes angular velocity measurement method using quadrature encoder and TMS320F28335 processor equipped with eQEP interface. Optoelectronic quadrature encoder principle of operation is reminded. Two basic methods of angular velocity measurement are discussed and their limitations are emphasized. Mixed angular velocity measurement method is proposed to achieve good measurement accuracy in wide speed range. The eQEP interface is presented. The equations and guide for parameter calculation which takes into consideration processor limitations and encoder resolution are included. Implementation of the method in the processor is discussed.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2011, 30; 73-76
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wspomaganie sprzętowe do wyznaczenia statystyk obrazów naturalnych wyższego rzędu
GPU-based natural images statistics calculation
Autorzy:
Tomaszewska, A.
Powiązania:
https://bibliotekanauki.pl/articles/155066.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
statystyki obrazów naturalnych
system wizualny człowieka
programowalny procesor graficzny
GPGPU
natural image statistics
human visual system
graphics processing unit
Opis:
Statystyki obrazów naturalnych, definiowanych jako nieprzetworzone obrazy rejestrowane przez człowieka, charakteryzują się dużą regularnością. Ich cechy wykorzystywane są w wielu aplikacjach grafiki komputerowej takich jak usuwanie szumu, czy kompresja. W artykule przedstawiono algorytm do szybkiego obliczenia statystyk wyższego rzędu na podstawie współczynników falek z wykorzystaniem programowalnego procsora graficznego. W rezultatach przedstawiono wyniki przyspieszenia uzyskanego przy wykorzystaniu GPU w porównaniu z implementacją na CPU.
A natural image is unprocessed reproduction of a natural scene observed by a human. The Human Visual System (HVS), during its evolution, has been adjusted to the information encoded in natural images. Computer images are interpreted best by a human when they fit natural image statistics that can model the information in natural images. The main requirement of such statistics is their striking regularity. It hepls separate the information from noise, reconstruct information which is not avaiable in an image, or only partially avaiable. Other applications of statistics is compression, texture synthesis or finding distortion model in image like blur kernel. The statistics are translation and scale invariant, therefore a distribution of statistics does not depend on the object position in the image and on its size. In this paper there are presented higher order natural image statistics calculations based on GPU. The characteristic of the statistics is that they are independent of the scale and rotation transformations. Therefore, they are suitable for many graphic applications. To analyze images there is used statistics computed in the wavelet domain and there is considered the image contrast. The computation speedup is presented in the results. The paper is organized as follows: the overview of natural images sta-tistics is introduced in Section 2. In Section 3 the GPU-based implementation is described. The obtained results are given in Section 4. Finally, there are presented the concluding remarks.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 899-901
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Analiza stabilności symulacji układu elektrycznego w czasie rzeczywistym
Stability analysis of simulation of the electric circuit working in real time
Autorzy:
Fajfer, M.
Powiązania:
https://bibliotekanauki.pl/articles/376109.pdf
Data publikacji:
2015
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
symulator pracujący w czasie rzeczywistym
procesor DSP
system wielordzeniowy
obliczenia współbieżne
symulacja układów elektrycznych
Opis:
W artykule przedstawiono wyniki badań wpływu zastosowanego algorytmu całkowania numerycznego i metody rozwiązywania układu równań liniowych na stabilność symulacji układu elektrycznego w stanach ustalonych i przejściowych. Podano kryterium stabilności symulacji. Zaprezentowano algorytm modelowania matematycznego linii elektroenergetycznej (stany ustalone i przejściowe) z elementami obliczeń współbieżnych. Celem prac jest skonstruowanie modelu matematycznego układu elektrycznego, który będzie spełniał wymagania stawiane modelom stosowanym w symulatorach pracujących w czasie rzeczywistym.
The paper presents the results of a research of the impact of numerical integration algorithm used and the method of solving the system of linear equations for the stability of the simulation of electric circuit in steady states and transient states. Stability criteria was explained. Mathematical modeling algorithm of the electric power line (steady states and transient states) was presented with elements of concurrent computing. The goal is to create a mathematical model of the electric circuit that will meet the requirements of the models used in the simulation work in real time.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2015, 81; 101-111
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System impedancyjnej tomografii komputerowej bazujący na procesorze sygnałowym o niskim poborze mocy
Electrical impedance tomography hardware system based on low power digital signal processor
Autorzy:
Olchowy, D.
Powiązania:
https://bibliotekanauki.pl/articles/408602.pdf
Data publikacji:
2013
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
tomografia impedancyjna
procesor sygnałowy
electrical impedance tomography
digital signal processor
Opis:
Artykuł zawiera opis rozwiązania systemu pomiarowego tomografii impedancyjnej bazującego na procesorze sygnałowym o niskim poborze mocy.
Article contains description of the measurement system electrical impedance tomography solutions based on digital signal processor with low power consumption.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2013, 3; 57-58
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Uszkodzenia drzew i odnowienia w wyniku ręczno-maszynowego pozyskania drewna z wykorzystaniem urządzeń agregowanych z ciągnikami rolniczymi
Damage to trees and regeneration as a result of motor-manual timber harvesting using equipment aggregated with farm tractors
Autorzy:
Stańczykiewicz, A.
Powiązania:
https://bibliotekanauki.pl/articles/973972.pdf
Data publikacji:
2011
Wydawca:
Polskie Towarzystwo Leśne
Tematy:
odnowienia lasu
pozyskiwanie drewna
procesor HYPRO
procesor NIAB 5-15
technologia pozyskiwania
uszkodzenia drzew
wciagarka Fransgard 6000 GS
ciecia pielegnacyjne
zebiegi pielęgnacyjne
agregaty ciągnikowe
ciągniki rolnicze
drzewostany młode
leśnictwo
drzewa leśne
thinning processor
cable winch
farm tractor
selective early thinning
pine stands
Opis:
The research was conducted in thinned pine stands, age class II, where cutting was carried out with chainsaws. Subsequent operations were performed using a NIAB 5−15 and HYPRO 450 delimber−bucker processor and a FRANSG RD 6000 cable winch aggregated with farm tractors. The timber harvesting technology was applied with a cut−to−length system using processors, and with a tree−length system using a cable winch. In the selected stands, nine study plots were established, in which the inventory of stand layers: trees and undercanopy regeneration was carried out twice (before and after felling). Based on the obtained data, the level of damage to trees and regeneration after thinning operations was calculated. In the case of the technology using processors, the level of damage to trees in individual manipulation plots was within the range of 4.3%−8.6% (total 7%), while for the winch technology it was from 3.1% to 5.8% (total 4.5%). As regards regeneration, damage resulting from the harvesting and skidding of timber using processors in individual manipulation plots was at a level of 4.1%−13.5% (total 8.5%) and damage resulting from the harvesting and skidding using a winch cable from 5.8% to 17.0% (total 9%).
Źródło:
Sylwan; 2011, 155, 02; 129-137
0039-7660
Pojawia się w:
Sylwan
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wpływ mocy procesora ultradźwiękowego na biodegradowalność osadów ściekowych
Effect of sonicator power on the biodegradability of sewage sludge
Autorzy:
Zawieja, I.
Wolny, L.
Powiązania:
https://bibliotekanauki.pl/articles/1819474.pdf
Data publikacji:
2011
Wydawca:
Politechnika Koszalińska. Wydawnictwo Uczelniane
Tematy:
biodegradowalność osadów ściekowych
procesor ultrdźwiękowy
kwasy lotne
biodegradation of sewage sludge
volatile acids
Opis:
Osady nadmierne, w odróżnieniu od osadów wstępnych, posiadają strukturę kłaczkowatą, którą tworzą komórki mikroorganizmów za pomocą polimerów i biopolimerów. Można stwierdzić, że osady to "magazyn" substancji organicznych, które zwykle stanowią ponad 70% suchej masy, w dużej mierze niedostępnej w procesach stabilizacyjnych i niepodlegającej biologicznemu rozkładowi [8]. Dezintegracja osadów za pomocą metod fizycznych jest obecnie najczęściej stosowaną metodą ich wstępnej obróbki. Zaletą tej metody obróbki, wykorzystującej energię procesów fizycznych jest możliwość ingerencji w proces, jak również brak ubocznych produktów, których potencjalna możliwość wystąpienia istnieje podczas stosowania innych metod. Najczęściej stosowaną metodą spośród fizycznych metod dezintegracji jest wykorzystanie fal ultradźwiękowych, czyli sonifikacja osadów. Celem przeprowadzonych badań była ocena wpływu mocy procesora ultradźwiękowego na wzrost podatności na biochemiczny rozkład dezintegrowanych osadów nadmiernych w aspekcie wzrostu wartości chemicznego zapotrzebowania tlenu (ChZT) oraz wartości lotnych kwasów tłuszczowych (LKT).
Among methods of disintegration which are based on the physical phenomena, the use of ultrasonic active field acting due to the relatively low energy inputs, while a significant destructive force of ultrasonic field on the structure of medium-treated, technology is a promising solution. In addition, the method of sludge disintegration in ultrasonic field is called non-waste technology. Submission of excess sludge conditioning by ultrasonic field (UD), increases the degree of their disintegration, and ultimately leads to initiate the process of sonolysis conditioning the course of hydrolytic phase of methane fermentation. Generation of volatile fatty acids, which are an important intermediate product of anaerobic stabilization process, already in prefield ultrasonic sludge treatment leads to increased efficiency of acid digestion. The effect of increasing susceptibility to biodegradation of sediment is observed during the first days of fermentation faster and more intense generation of volatile fatty acids. Our results confirmed the correlation between the increase in acoustic power ultrasonic processor, used vibration amplitude and an increase in suscep-tibility, ultrasonic field disintegrated excess sludge, on the biodegradation. The greatest effectiveness of the ultrasonic field as a disintegration factor was observed for the processing of ultrasonic acoustic power 1500 W, for which after 360 seconds, the preparation of sludge with an amplitude of vibration of ultrasonic field 16 m were obtained approximately 97% increase in the value of chemical oxygen demand (COD) and about 82% increase in value in volatile fatty acids (VFA). Ultrasonic processor with power 180W and similar conditions of preparation time, i.e. 360 s and the vibration amplitude of 16 m were obtained approximately 87% increase in the value of chemical oxygen demand (COD) and 52% increase in value in volatile fatty acids (VFA).
Źródło:
Rocznik Ochrona Środowiska; 2011, Tom 13; 1719-1730
1506-218X
Pojawia się w:
Rocznik Ochrona Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Exploiting multi-core and many-core parallelism for subspace clustering
Autorzy:
Datta, Amitava
Kaur, Amardeep
Lauer, Tobias
Chabbouh, Sami
Powiązania:
https://bibliotekanauki.pl/articles/331126.pdf
Data publikacji:
2019
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
data mining
subspace clustering
multicore processor
many core processor
GPU computing
eksploracja danych
procesor wielordzeniowy
obliczenia GPU
Opis:
Finding clusters in high dimensional data is a challenging research problem. Subspace clustering algorithms aim to find clusters in all possible subspaces of the dataset, where a subspace is a subset of dimensions of the data. But the exponential increase in the number of subspaces with the dimensionality of data renders most of the algorithms inefficient as well as ineffective. Moreover, these algorithms have ingrained data dependency in the clustering process, which means that parallelization becomes difficult and inefficient. SUBSCALE is a recent subspace clustering algorithm which is scalable with the dimensions and contains independent processing steps which can be exploited through parallelism. In this paper, we aim to leverage the computational power of widely available multi-core processors to improve the runtime performance of the SUBSCALE algorithm. The experimental evaluation shows linear speedup. Moreover, we develop an approach using graphics processing units (GPUs) for fine-grained data parallelism to accelerate the computation further. First tests of the GPU implementation show very promising results.
Źródło:
International Journal of Applied Mathematics and Computer Science; 2019, 29, 1; 81-91
1641-876X
2083-8492
Pojawia się w:
International Journal of Applied Mathematics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Symulacja układu dynamicznego z wykorzystaniem procesora ARM
Simulation of a dynamic system implemented on ARM processor
Autorzy:
Nowik, M.
Powiązania:
https://bibliotekanauki.pl/articles/152644.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
symulacje układów dynamicznych
procesor ARM
symulacje w czasie rzeczywistym
dynamic system simulations
ARM processors
real-time simulations
Opis:
W artykule opisano etapy wykonania interaktywnej symulacji zachowania mechanicznego obiektu dynamicznego na przenośnej platformie z procesorem ARM. Zamierzeniem autora było praktyczne zbadanie przydatności mikrokontrolera do tego typu zastosowań. W przyszłości podobna platforma ma zostać użyta w przenośnym urządzeniu pomiarowym. Pewien etap algorytmu realizowanego przez nie, będzie stanowiło rozwiązanie odwrotnego zagadnienia przewodzenia ciepła.
The paper describes all stages of interactive simulation imitating behaviour of a mechanical dynamic system. The aim is to prove that such computations can be run on a low cost ARM processor. At first the dynamic system is described with differential equations (Section 2). The simulations were performed using Matlab (Section 3). All parameters of the simulated system were selected. The solution was found using different solvers (ode45, RK2, RK4, Euler) and the most suitable one was chosen for the following stages. The code was rewritten in C language and compiled to ARM machine code. In order to let the user affect the simulations, the platform peripherials were enriched by adding an accelerometer. In the paper one can find all necessary equations, the system trajectories obtained when using different solvers and photos of the working platform. As mentioned before, the simulations include a practical test of the CortexM3 processor that was chosen to build the advanced measurement equipment. In future the machine should be able to solve the inverted heat transfer problem.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 890-892
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Projektowanie procesora sekwencyjnego i symulacja w środowisku MATLAB/simulink
Sequential processor design and simulation in MATLAB/Simulink environment
Autorzy:
Szostek, K.
Powiązania:
https://bibliotekanauki.pl/articles/157661.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
procesor sekwencyjny
automat sekwencyjny
funkcje logiczne
Matlab Simulink
sequential processor
finite state machine
logic function
MATLAB Simulink
Opis:
W artykule omówiono projekt procesora dedykowanego do realizacji tabeli przejść i wyjść dowolnego automatu sekwencyjnego. Celem budowy było skonstruowanie procesora o jak najprostszej budowie reprezentującego podstawowe cechy procesora oraz zaprojektowanie takiego procesora i uruchomienie w środowisku Matlab/simulink. Założono, że projektowany procesor powinien realizować dowolny automat Moore'a, lub Mealy'ego. Proces projektowania został podzielony na części. Osobno zostały zaprojektowane poszczególne części składowe realizujące przypisane zadania. Wyróżniono następujące części składowe: licznik pamięci, akumulator, moduły wejścia wyjścia, moduł funkcji logicznej NXOR, moduł ustawiania jedynek do akumulatora oraz układ sterujący CU. Poszczególne części procesora są to logiczne układy sekwencyjne i kombinacyjne. Do budowy automatów kombinacyjnych zostały wykorzystane bloki Combinational logic programu Matlab/simulink. W artykule został przedstawiony schemat blokowy przedstawiający wszystkie składowe procesora oraz układ sterujący CU (Control unit), który jest najbardziej złożoną częścią składową procesora.
This paper discusses the design of a processor dedicated to the implementation of the state table and output table of finite-state machines. The aim was to construct a CPU of simplest construction that represents the basic processor features and run it in the Matlab/simulink environment. It was assumed that the processor should be designed to implement any Moore or Mealy machines. The design process is divided into parts. Components performing assigned tasks were individually designed. They are: memory counter, accumulator, input-output blocs, logical NXOR function module, module setting the ones for the accumulator and control unit CU. The different parts of the processor are combination and sequential logic machines. Combinational logic blocks of Matlab/Simulink were used for the construction of the combinatorial machines. In the paper a block diagram showing all components of the processor and the control unit CU is shown. The control unit is the most complex part of the processor.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 10, 10; 1061-1063
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie procesorów graficznych do szybkiego renderingu krajobrazu sferycznego
Efficient GPU-based approach to a spherical terrain rendering
Autorzy:
Tomaszewska, A.
Osobniak, O.
Powiązania:
https://bibliotekanauki.pl/articles/154799.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
generowanie terenu
programowalny procesor graficzny
technologia CUDA
geometry clipmaps
terrain generation
graphics processing unit
CUDA technology
Opis:
W artykule zaprezentowano sposób generowania w czasie rzeczywistym planety o dużej powierzchni oraz wysokim poziomie szczegółowości. Algorytm opracowano na podstawie techniki wykorzystującej mapy obcięcia geometrii, umożliwiając generowanie na bieżąco dowolnego wycinka terenu na podstawie parametrów ustawienia kamery. Algorytm zaprojektowano pod kątem implementacji sprzętowej z wykorzystaniem programowalnego procesora graficznego oraz technologii CUDA.
In the paper there is presented a fast method for large and detailed spherical terrain rendering. Rendering terrain with a high degree of realism is an ongoing need in real-time computer graphics applications. To render scenes of increased sizes and complexity, several terrain rendering algorithms have been proposed in the literature. One of the recent techniques called geometry clipmaps relies on the position of the viewpoint to create multi-resolution representation of the terrain, using nested meshes. In [1] there is proposed very efficient, GPU based approach of this technique for large terrain models. In the paper there are presented techniques which combine procedural approach and geometry clipmaps together. It enables rendering an arbitrary piece of terrain on fly based on the camera parameters. To improve the algorithm efficience most computations were performed on GPU with use of vertex and pixel shaders and CUDA technology. The paper is organized as follows: Section 2 discusses the previous works, Section 3 presents the application of procedural terrein generetion based on the clipmaps and its hardware implementation, whereas the results obtained are given in Section 4. Thge conclusions are presented at the end of the paper.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 790-792
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System przetwarzania i wizualizacji sygnałów szybkozmiennych wykorzystujący proces sygnałowy
System for processing and visualization of high speed signals using signal processor
Autorzy:
Głomb, G.
Borkowski, J.
Mroczka, J.
Powiązania:
https://bibliotekanauki.pl/articles/158348.pdf
Data publikacji:
2004
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
oscyloskop cyfrowy
analizator widma
procesor sygnałowy
FFT
digital oscilloscope
spectrum analyser
signal processor
Opis:
W niniejszej pracy został przedstawiony system przetwarzania i wizualizacji sygnałów szybkozmiennych wykorzystujący procesor syganłowy i komputer PC. Omówiono strukturę poszczególnych bloków tego systemu oraz funkcje jakie realizują. W celu prezentacji funkcjonalności i elastyczności systemu została w nim zaimplementowana aplikacja oscyloskopu cyfrowego z analizatorem widma.
In this paper the system for processing and visualization of high speed signals using signal processor and PC computer was presented. The structure of the system blocks and realized functions were discussed. A block diagram of this system was shown. To present functionality and flexibility of this system the application of the digital oscilloscope with the spectrum analyser was implemented. In a screenshot of the ADLab software that controls the digital oscilloscope on the PC computer was shown.
Źródło:
Pomiary Automatyka Kontrola; 2004, R. 50, nr 7-8, 7-8; 32-34
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System sterowania generatora reluktancyjnego przełączalnego z zastosowaniem procesora sygnałowego i układu FPGA
Control system of switched reluctance generator based on DSP and FPGA
Autorzy:
Bogusz, P.
Korkosz, M.
Powrózek, A.
Powiązania:
https://bibliotekanauki.pl/articles/1367623.pdf
Data publikacji:
2015
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
generator reluktancyjny przełączalny
procesor sygnałowy
układ FPGA
switched reluctance generator
DSP
FPGA
Opis:
In the paper a structure of a control system of four-phase 8/6 switched reluctance generator was presented. The control system was built based on DSP: dSPACE’s DS1104 card and FPGA: XILINX’s evaluation board Spartan 3-AN. DSP and FPGA were coupled together through serial port and proper functions in control process were assigned to them. Exemplary results of laboratory studies as waveforms of voltages and currents were given.
W niniejszej pracy przedstawiono strukturę systemu sterowania czteropasmowego generatora reluktancyjnego przełączalnego 8/6. Układ sterowania zbudowano z zastosowaniem karty DS1104 firmy dSPACE wyposażonej w procesor sygnałowy DSP (ang. Digital Signal Processor) oraz układu programowalnego FPGA (ang. Field Programmable Gate Arrays) – zestaw uruchomieniowy Spartan-3AN firmy XILINX. Oba układy zostały ze sobą sprzęgnięte poprzez port szeregowy i przydzielono im odpowiednie funkcje w procesie sterowania. Zamieszczono przykładowe wyniki badań eksperymentalnych w postaci przebiegów napięć i prądów.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2015, 3, 107; 69-73
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Cooling of a processor with the use of a heat pump
Chłodzenie procesora za pomocą pompy ciepła
Autorzy:
Lipnicki, Z.
Lechów, H.
Pantoł, K.
Powiązania:
https://bibliotekanauki.pl/articles/396528.pdf
Data publikacji:
2018
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
heat pump
cooling
processor
vaprocompressor cycle
evaporation
pompa ciepła
chłodzenie
procesor
cykl sprężania pary
odparowywanie
Opis:
In this paper the problem of cooling a component, in the interior of which heat is generated due to its work, was solved analytically. the problem of cooling of a processor with the use of a heat pump was solved based on a earlier theoretical analysis of authors of external surface cooling of the cooled component by using the phenomenon of liquid evaporation. Cases of stationary and non-stationary cooling were solved as well. The authors of the work created a simplified non-stationary analytical model describing the phenomenon, thanks to which heat distribution within the component, contact temperature between the component and liquid layer, and the evaporating substance layer thickness in relation to time, were determined. Numerical calculations were performed and appropriate charts were drawn. The resulting earlier analytical solutions allowed conclusions to be drawn, which might be of help to electronics engineers when designing similar cooling systems. Model calculations for a cooling system using a compressor heat pump as an effective method of cooling were performed.
Przedstawiono analityczne rozwiązanie równania chłodzenia jednostki, w której wytwarzane jest ciepło. Z tego powodu opracowano uproszczony, niestacjonarny model określania rozkładu temperatury w jednostce, temperatury kontaktu między jednostką a warstwą cieczy oraz grubości warstwy parowania w funkcji czasu. Podano teoretyczną analizę zewnętrznego chłodzenia jednostki poprzez uwzględnienie zjawiska parowania cieczy za pomocą równań Fouriera i Poissona. Pokazano zarówno stacjonarny, jak i niestacjonarny opis chłodzenia. Uzyskane wyniki symulacji wydają się przydatne przy projektowaniu podobnych układów chłodzenia. Wykonywany jest również tryb obliczeniowy dla układów chłodzenia wyposażonych w pompę ciepła sprężarki, jako efektywnej metody chłodzenia.
Źródło:
Civil and Environmental Engineering Reports; 2018, No. 28(1); 16-25
2080-5187
2450-8594
Pojawia się w:
Civil and Environmental Engineering Reports
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-25 z 55

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies