Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "multicore system" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-4 z 4
    Tytuł:
    Studying OpenMP thread mapping for parallel linear algebra kernels on multicore system
    Autorzy:
    Bylina, B.
    Bylina, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/200778.pdf
    Data publikacji:
    2018
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    computation performance
    OpenMP standard
    nonnegative matrix factorization
    thread mapping
    energy consumption
    wydajność obliczeniowa
    Standard OpenMP
    nieujemna faktoryzacja macierzy
    mapowanie
    zużycie energii
    Opis:
    Thread mapping is one of the techniques which allow for efficient exploiting of the potential of modern multicore architectures. The aim of this paper is to study the impact of thread mapping on the computing performance, the scalability, and the energy consumption for parallel dense linear algebra kernels on hierarchical shared memory multicore systems. We consider the basic application, namely a matrix-matrix product (GEMM), and two parallel matrix decompositions (LU and WZ). Both factorizations exploit parallel BLAS (basic linear algebra subprograms) operations, among others GEMM. We compare differences between various thread mapping strategies for these applications. Our results show that the choice of thread mapping has the measurable impact on the performance, the scalability, and energy consumption of the GEMM and two matrix factorizations.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2018, 66, 6; 981-990
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    The real-time simulation of an electric systems – the simulation stability
    Autorzy:
    Fajfer, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/97232.pdf
    Data publikacji:
    2015
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    simulator working in real-time
    DSP processor
    multicore system
    concurrent computing simulation of electrical system
    Opis:
    The paper presents the results of a research of the impact of numerical integration algorithm and the method of solving the system of linear equations for the stability of the simulation of electric circuit in steady states and transient states. Stability criteria was explained. Mathematical modeling algorithm of the electric power line (steady states and transient states) was presented with elements of concurrent computing. The goal is to create a mathematical model of the electric circuit that will meet the requirements of the models used in simulators working in real time.
    Źródło:
    Computer Applications in Electrical Engineering; 2015, 13; 65-76
    1508-4248
    Pojawia się w:
    Computer Applications in Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    The parallel tiled WZ factorization algorithm for multicore architectures
    Autorzy:
    Bylina, Beata
    Bylina, Jarosław
    Powiązania:
    https://bibliotekanauki.pl/articles/331092.pdf
    Data publikacji:
    2019
    Wydawca:
    Uniwersytet Zielonogórski. Oficyna Wydawnicza
    Tematy:
    tiled algorithm
    WZ factorization
    solution of linear system
    Amdahl’s law
    high performance computing
    multicore architecture
    rozkład WZ
    układ liniowy
    prawo Amdahla
    architektura wielordzeniowa
    Opis:
    The aim of this paper is to investigate dense linear algebra algorithms on shared memory multicore architectures. The design and implementation of a parallel tiled WZ factorization algorithm which can fully exploit such architectures are presented. Three parallel implementations of the algorithm are studied. The first one relies only on exploiting multithreaded BLAS (basic linear algebra subprograms) operations. The second implementation, except for BLAS operations, employs the OpenMP standard to use the loop-level parallelism. The third implementation, except for BLAS operations, employs the OpenMP task directive with the depend clause. We report the computational performance and the speedup of the parallel tiled WZ factorization algorithm on shared memory multicore architectures for dense square diagonally dominant matrices. Then we compare our parallel implementations with the respective LU factorization from a vendor implemented LAPACK library. We also analyze the numerical accuracy. Two of our implementations can be achieved with near maximal theoretical speedup implied by Amdahl’s law.
    Źródło:
    International Journal of Applied Mathematics and Computer Science; 2019, 29, 2; 407-419
    1641-876X
    2083-8492
    Pojawia się w:
    International Journal of Applied Mathematics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Tabular minimal redundant modular structures for fast and high-precision computations using general-purpose computers
    Autorzy:
    Selianinau, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/122002.pdf
    Data publikacji:
    2017
    Wydawca:
    Uniwersytet Humanistyczno-Przyrodniczy im. Jana Długosza w Częstochowie. Wydawnictwo Uczelniane
    Tematy:
    arytmetyka modularna
    system modułowy
    procesory wielordzeniowe
    zastosowanie komputerów
    cyfrowe przetwarzanie sygnału
    modular arithmetic
    modular system
    multicore processors
    computer applications
    digital signal processing
    Opis:
    The present paper is a continuation of research in parallel information processing based on the tabular modular computing structures. We deal with the methodology of using a minimal redundant modular number system for high-speed and high-precision computation by means of modern universal multicore processors. Advantages of formal computing mode on the base of modular arithmetic are demonstrated by the example of implementation of digital signal processing procedures. The additive and additive multiplicative formal computing schemes with the obtained estimations of the cardinality of working ranges for the realization of calculations are presented in the article.
    Źródło:
    Scientific Issues of Jan Długosz University in Częstochowa. Mathematics; 2017, 22; 129-139
    2450-9302
    Pojawia się w:
    Scientific Issues of Jan Długosz University in Częstochowa. Mathematics
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-4 z 4

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies