Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "funkcje sterownika" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-3 z 3
    Tytuł:
    Analiza funkcji sterownika układu poduszki gazowej
    Analyze the performance of airbag controller
    Autorzy:
    Borek, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/316403.pdf
    Data publikacji:
    2015
    Wydawca:
    Instytut Naukowo-Wydawniczy "SPATIUM"
    Tematy:
    poduszka gazowa
    SRS
    napinacze pasów bezpieczeństwa
    funkcje sterownika
    airbag
    emergency tensioning retractors
    algorithm
    Opis:
    W artykule przedstawiono kryteria uruchomienia napinaczy pasów bezpieczeństwa i poduszek powietrznych. Ukazane założenia na podstawie opisu przebiegu zdarzenia pozwalają przewidzieć w jaki sposób powinien zareagować układ SRS (dodatkowy system zabezpieczający przed skutkami wypadków) na dane zdarzenie drogowe. Są to jedynie podstawowe założenia zapisane w sterownika, ale niezbędne do zrozumienia działania sterownika układu poduszki powietrznej.
    The article presents the criteria for mobilizing the belt pretensioners and airbags. Shown assumptions based on the descripti on of the emergency predict how the SRS (additional system to prevent the effects of accidents) should react on a traffic incident data. These are only the basic assumptions stored in the controller, but necessary for understanding the operation of the airbag system controller.
    Źródło:
    Autobusy : technika, eksploatacja, systemy transportowe; 2015, 16, 6; 41-42
    1509-5878
    2450-7725
    Pojawia się w:
    Autobusy : technika, eksploatacja, systemy transportowe
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wybrane funkcje zabezpieczeniowe sterownika polowego
    Selected IED protection functions
    Autorzy:
    Olejnik, B.
    Powiązania:
    https://bibliotekanauki.pl/articles/377734.pdf
    Data publikacji:
    2013
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    sterownik polowy
    algorytmy zabezpieczeniowe sterownika polowego
    elektroenergetyczna automatyka zabezpieczeniowa
    EAZ
    linie średniego napięcia
    zabezpieczenie nadprądowe zwłoczne zależne
    zabezpieczenie admitancyjne
    Opis:
    W artykule przedstawiono wybrane aspekty pracy algorytmów zabezpieczeniowych sterowników polowych. Opisano funkcje ukryte w głębi algorytmów, jednakże bardzo ważne ze względu na pracę elektroenergetycznej automatyki zabezpieczeniowej podczas nietypowych awarii w liniach średniego napięcia. Opisywane funkcje do tej pory nie były badane. Typowym przykładem takiego zagadnienia jest działanie zabezpieczeń nadprądowych zwłocznych o charakterystyce zależnej w przypadku, gdy prąd wejściowy zmienia swoją wartość po rozruchu zabezpieczenia. Innym przykładem jest praca zabezpieczenia admitancyjnego przy odkształconych przebiegach składowej zerowej prądu w doziemionej linii. Przedstawiono rozwiązania wiodących firm z rynku polskiego wraz z ich analizą. Praca została w całości oparta na doświadczeniach i pomiarach prowadzonych przez autora w laboratoriach Instytutu Elektroenergetyki Politechniki Poznańskiej.
    The paper presents some aspects of the work IED protection algorithms. These functions are hidden deep in the algorithms, however, very important for the power protection automation during abnormal failure in the MV lines. These functions have not been tested yet. An example of this problem is action of the IDMT overcurrent protection when the input current changes its value after protection start-up. Another example is the work of an earth fault protection based on Y0> criteria, when Y0 signal is distorted. The article is entirely based on the experience and measurements conducted by the author in the laboratories of the Institute of Electrical Power Engineering Poznań University of Technology.
    Źródło:
    Poznan University of Technology Academic Journals. Electrical Engineering; 2013, 74; 95-102
    1897-0737
    Pojawia się w:
    Poznan University of Technology Academic Journals. Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Aplikacja w języku Java realizująca funkcję parsera pseudokodu opisującego strukturę specjalizowanego koprocesora sterownika PLC do VHDL
    Application in Java language realizing the function parser of pseudocode describing structure of a specialized coprocessor of PLC in VHDL
    Autorzy:
    Ziębiński, A.
    Cupek, R.
    Sroka, W.
    Powiązania:
    https://bibliotekanauki.pl/articles/155177.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    Java
    PLC
    systemy wbudowane
    VHDL
    embedded systems
    Opis:
    Artykuł przedstawia koncepcję projektowania w VHDL systemu pełniącego funkcję specjalizowanego koprocesora sterownika PLC, realizującego tylko wyszczególniony zestaw zadań. W pracy pokrótce omówiono poszczególne moduły realizujące funkcję koprocesora sterownika PLC. Ponadto przedstawiono funkcjonalność parsera pseudokodu w języku Java, opisującego strukturę specjalizowanego sterownika PLC do VHDL. Na końcu zaprezentowano wyniki porównania działania przykładowej aplikacji w sterowniku PLC GE Fanuc CPUE05 i układzie FPGA XC3S500e.
    The paper presents a project of embedded system realization on a FPGA array, fulfilling the function of a specialized coprocessor PLC. There are described individual modules realizing the function of the coprocessor of PLC in VHDL: the memory map of the controller (Fig.1) including the controller registers and the controller of the memory (Fig.2) for read/write the data in the registers. Moreover, functionality of the parser of pseudocode in the Java language, describing the structure of specialized PLC to VHDL, is presented. The components in VHDL [4] used by the parser are described in the pseudocode and presented in Table 1. The instructions in the pseudocode are equivalent to those in the GE-Fanuc Versa Max controller family. The comparison results of working of an exemplary application in PLC GE Fanuc Versa Max CPUE05 [3] and FPGA XC3S500e are given. The exemplary application for the controller is shown in Fig. 3. As a result of parsering by the PLC2VHDL program there was re-ceived the code in VHDL realizing the described task (Fig.4). The code VHDL was subjected to testing, synthesis and implementation with utilization of tools ISE ™ Foundation ™. As a result of implementation, there was obtained the configurational file for the FPGA. The project takes about 1 % resources in the XC3S500e and can work with the maximum 79MHz. The controller work cycle (Fig.5) in FPGA takes 3 tacts and lasts 37.863ns.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 845-847
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-3 z 3

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies