Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Spartan-6" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-4 z 4
    Tytuł:
    Synchronous and asynchronous structural implementation of Łukasiewicz norms in Spartan-6 FPGAs
    Autorzy:
    Surdej, Ł.
    Gniewek, L.
    Powiązania:
    https://bibliotekanauki.pl/articles/114322.pdf
    Data publikacji:
    2016
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    fuzzy hardware
    fuzzy Łukasiewicz norms
    FPGA
    Opis:
    Fast time to market, high performance and low cost make new FPGAs a competition for dedicated VLSI device in many area. Their array architecture with lots of programmable resources and IO pins is attractive hardware platform for implementation a complex fuzzy systems. The article discusses the realization of fuzzy Łukasiewicz operations in Xilinx Spartan6 FPGAs, which in addition to Zadeh operations, are basic elements in fuzzy systems. Safe behavioral description of these operations that define functionalities independent of the hardware platform are presented. Structural descriptions of both synchronous and asynchronous fuzzy operations are shown, to carry out their primitive level realization and the effective utilization of basic elements of the FPGA structure. As the result the area optimized implementation of Łukasiewicz operations are obtained.
    Źródło:
    Measurement Automation Monitoring; 2016, 62, 11; 361-366
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Oparta o układy Spartan 6 wielokanałowa karta pomiarowo-sterująca w systemach sterowania piezoelektrycznych elementów wykonawczych
    Spartan 6 based multichannel measurement-control board for piezoelectric actuator control systems
    Autorzy:
    Przygoda, K.
    Poźniak, T.
    Kacperski, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/156565.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    piezoelektryczne elementy wykonawcze
    system sterowania
    wnęka rezonansowa
    piezoelectric actuators
    control system
    resonant cavity
    Opis:
    Prezentowany system umożliwia jednoczesną kompensację 16 wnęk rezonansowych zaopatrzonych w podwójne piezoelektryczne elementy wykonawcze. Pracę urządzenia nadzoruje nowoczesny układ reprogramowalny rodziny Spartan 6, umożliwiający nie tylko równoległe przetwarzanie sygnałów cyfrowych, ale także wymianę informacji cyfrowych z wykorzystaniem szybkich interfejsów szeregowych. Artykuł przedstawia pierwsze wyniki testów działania systemu po zainstalowaniu go w hali eksperymentalnej.
    The system presented in the paper allows simultaneous compensation of 16 resonant cavities equipped with double piezoelectric actuators, as depicted in Fig. 1. The device operation is assured by Spartan 6 FPGA equipped with digital signal processing units and fast serial links. The analog part of the system is based on a matrix of power amplifiers that allows driving the piezo elements with voltages up to š70 V. Since the piezo elements can be also used as mechanical vibration sensors, multichannel ADCs have been applied to provide fast data acquisition. The piezo actuator and sensor functionality can be exchanged remotely using switching relays. The input and output voltage as well as output current of the power amplifiers have been used for monitoring purpose. The piezo control system sends and receives data from the main signal processing unit (?TCA). The usage of fast serial links enables data throughput up to 125 Mb/s. The paper presents the results of the system performance measurements after its installation in a cryomodule test bench (CMTB). During the tests the main functionality of the module has been checked, as shown in Tab. 1. The system has been also used for adaptive compensation of cavity detuning during RF pulse operation with accelerating field gradients up to 18 MV/m (see Fig. 7). The presented solution will be applied in the incoming X-Ray Free Electron Laser
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 668-670
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Identyfikacja parametrów dynamicznych linii szybkich przeniesień oraz globalnych linii zegarowych w układach programowalnych Spartan-6
    Identification of dynamic parameters of fast carry chains and global clock networks in Spartan 6 FPGA devices
    Autorzy:
    Kwiatkowski, P.
    Szymanowski, R.
    Szplet, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/155755.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy programowalne
    przetworniki czasowo-cyfrowe
    linie przeniesień arytmetycznych
    globalne linie zegarowe
    programmable device
    time-to-digital converters
    carry chains
    global clock networks
    Opis:
    W artykule przedstawiono analizę parametrów dynamicznych linii szybkich przeniesień arytmetycznych oraz globalnych linii zegarowych w układzie FPGA Spartan-6 firmy Xilinx. Określono opóźnienia sygnału zegarowego oraz impulsu propagującego się w liniach szybkich przeniesień w oparciu o model czasowy układu. Wyniki symulacji zweryfikowano eksperymentalnie. Ponadto, w artykule określono wpływ warunków otoczenia (temperatury i napięcia zasilania) na opóźnienia w układzie.
    This paper presents the analysis of dynamic parameters of fast carry chains and global clock network in Spartan-6 (Xilinx) FPGA devices. The clock signal distribution and the carry chain structure are described in Section 2 (Fig. 1) and in Section 3 (Fig. 3) [1], respectively. Based on the Spartan 6 timing model [2], propagation delays in 32 time coding lines were examined. A relatively large clock skew was observed on the border of some clock regions (Fig. 2). The look ahead carry propagation was also identified. This helped to improve the resolution of coding lines [3] by eliminating death bins. Thanks to the timing model, two different types of coding lines were identified in two kind of SLICEs (Section 3, SLICEL in Fig. 4a and SLICEM in Fig. 4b). The simulation results were compared with the experimental ones obtained from the statistical code density test [4]. The 3-dimensional maps of bin widths (delays) were created to show actual differences between each of 32 coding lines (Fig. 5). The influence of temperature (Fig. 6) and power supply (Fig. 7) on delays in FPGA were also tested based on the behavior of the time coding lines resolution (Section 4). The similar clock network distribution and carry chain structures are also used in the newest FPGAs from Xilinx (Artix, Kintex, Virtex-7). The presented results can be applied to a broad class of programmable devices.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 757-759
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    FPGA Implementation of Neural Nets
    Autorzy:
    Kumari, B A Sujatha
    Kulkarni, Sudarshan Patil
    Sinchana, C. G.
    Powiązania:
    https://bibliotekanauki.pl/articles/27311922.pdf
    Data publikacji:
    2023
    Wydawca:
    Polska Akademia Nauk. Czasopisma i Monografie PAN
    Tematy:
    artificial neural network
    Spartan-6
    field programmable gate arrays (FPGAs)
    convolutional neural network
    Opis:
    The field programmable gate array (FPGA) is used to build an artificial neural network in hardware. Architecture for a digital system is devised to execute a feed-forward multilayer neural network. ANN and CNN are very commonly used architectures. Verilog is utilized to describe the designed architecture. For the computation of certain tasks, a neural network’s distributed architecture structure makes it potentially efficient. The same features make neural nets suitable for application in VLSI technology. For the hardware of a neural network, a single neuron must be effectively implemented (NN). Reprogrammable computer systems based on FPGAs are useful for hardware implementations of neural networks.
    Źródło:
    International Journal of Electronics and Telecommunications; 2023, 69, 3; 599--604
    2300-1933
    Pojawia się w:
    International Journal of Electronics and Telecommunications
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-4 z 4

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies