Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "integrated circuits" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 30
Tytuł:
Interconnect elements propagation quantities in PIC
Autorzy:
Kula, S.
Powiązania:
https://bibliotekanauki.pl/articles/378325.pdf
Data publikacji:
2012
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
propagation quantities
PIC
Photonics Integrated Circuits
IC
Integrated Circuits
Opis:
This paper describes methods to extract nominal values of propagation quantities for thin-film, straight interconnect elements. The propagation quantities like effective dielectric permittivity ɛeff, attenuation α, characteristic impedance Zo are calculated with the use of analytical and approximated formulas. These expressions are obtained by transforming and by fitting formulas, typically used for calculation of per unit length transmission line parameters. Methods are verified for typical thin-film interconnect elements dimensions and for typical materials used in the Photonics Integrated Circuits (PIC). The novelty of the study is the parametrization with respect to the geometrical dimensions. The parametrization is based on the approximation expressions in the form of rational polynomials obtained by fitting.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2012, 70; 83-89
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Some quantum limits for scaling of electronic devices - estimations and measurements
Autorzy:
Nawrocki, W.
Shukrinov, Y. M.
Powiązania:
https://bibliotekanauki.pl/articles/221751.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
nanostructure
quantum effect
integrated circuits
Opis:
In this paper we discuss some physical limits for scaling of transistors and conducting paths inside of semiconductor integrated circuits (ICs). Since 40 years only a semiconductor technology, mostly the CMOS and the TTL technologies, are used for fabrication of integrated circuits on an industrial scale. Miniaturization of electronic devices in integrated circuits has technological limits and physical limits as well. In 2010 best parameters of commercial ICs shown the Intel Core i5-670 processor manufactured in the technology of 32 nm. Its clock frequency in turbo mode is 3.73 GHz. A forecast of the development of the semiconductor industry (ITRS 2011) predicts that sizes of electronic devices in ICs circuits will be smaller than 10 nm in the next 10 years. At least 5 physical effects should be taken into account if we discuss limits of scaling of integrated circuits.
Źródło:
Metrology and Measurement Systems; 2012, 19, 3; 481-488
0860-8229
Pojawia się w:
Metrology and Measurement Systems
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The Impact of Noise and Mismatch on SAR ADCs and a Calibratable Capacitance Array Based Approach for High Resolutions
Autorzy:
Mueller, J. H.
Strache, S.
Busch, L.
Wunderlich, R.
Heinen, S.
Powiązania:
https://bibliotekanauki.pl/articles/226396.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
analog-digital conversion
analog-digital integrated circuits
calibration
CMOS integrated circuits
mathematical model
MATLAB
mixed analog digital integrated circuits
noise
numerical simulation
prediction methods
Opis:
This paper describes widely used capacitor structures for charge-redistribution (CR) successive approximation register (SAR) based analog-to-digital converters (ADCs) and analyzes their linearity limitations due to kT/C noise, mismatch and parasitics. Results of mathematical considerations and statistical simulations are presented which show that most widespread dimensioning rules are overcritical. For high-resolution CR SAR ADCs in current CMOS technologies, matching of the capacitors, influenced by local mismatch and parasitics, is a limiting factor. For high-resolution medium-speed CR SAR ADCs, a novel capacitance array based approach using in-field calibration is proposed. This architecture promises a high resolution with small unit capacitances and without expensive factory calibration as laser trimming.
Źródło:
International Journal of Electronics and Telecommunications; 2013, 59, 2; 161-167
2300-1933
Pojawia się w:
International Journal of Electronics and Telecommunications
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Układ do pomiaru tłumienia napięcia współbieżnego precyzyjnych komparatorów napięcia typu LM111
Circuit for measuring of common mode rejection ratio of precise voltage comparators type LM111
Autorzy:
Wiśniewski, J.
Powiązania:
https://bibliotekanauki.pl/articles/158333.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
komparatory napięcia
miernictwo układów scalonych
układy scalone
integrated circuits
measurement of integrated circuits
voltage comparators
Opis:
W pracy rozważono zagadnienie pomiaru, przy prądzie przemiennym i zamkniętej pętli sprzężenia zwrotnego, współczynnika tłumienia napięcia współbieżnego (CMRR) o wartości rzędu 1•105 ÷ 1•107 (tj. (100 ÷ 140) dB) scalonych komparatorów napięcia typu LM111. W wyniku przeprowadzonej analizy teoretycznej właściwości metrologicznych układu pomiarowego ustalono istotny związek między stosunkiem mierzonych w układzie napięć, zależnym od współczynnika CMRR, a innymi parametrami badanego komparatora napięcia, w tym zwłaszcza wzmocnieniem napięcia różnicowego, stanowiący podstawę ilościowej oceny błędu metody pomiarowej. Zaproponowano nowe techniczne rozwiązanie układu pomiarowego zawierające specjalny transformator pomiarowy napięcia przemiennego wyposażony we wtórne uzwojenia o nawoju bifilarnym, co przyczyniło się do wyeliminowania wpływu skończonej wartości wzmocnienia różnicowego badanego komparatora napięcia na mierzoną wartość współczynnika CMRR.
The comparator open-loop common-mode rejection ratio (CMRR) is a measure of the comparator's ability to reject common signals present in equal measure at both inputs. CMRR according to the definition is the ratio of the differential-mode gain to common-mode gain. Often, manufacturer data sheets only give DC CMRR value and CMRR curve over frequency while no measurement methods are given. The present work deals with measurements of common mode rejection ratio of values of the order 1•105 ÷ 1•107 (i.e. (100 ÷ 140) dB) of the voltage comparators type LM111. The present investigation concerns the method of measurement of coefficient CMRR with closed loop feedback of voltage comparator at alternating current. Important relationship between measured output voltage (Uwy) and finite values of parameters of comparator and others parameters of measuring circuit has been discovered by means of detailed analysis (see equations (12) and (17)). This relationship is the basis for quantitative analysis of the error of measuring method. Finally proposed - by author - a new solution of measuring circuit different from others existing up to date offer significant improvements over previous methods and is capable of accurate measurements on high-performance analogue comparators. It is based on special precise inductive voltage transformer with bifilar windings (Tr, Fig. 4). Such the error of measuring method is independent from finite value of differential open loop voltage gain and the output voltage is directly related to CMRR. The unity gain differential amplifier (buffer) which is implemented at input device under test (DUT: KB, Fig. 2÷4) eliminates differential and common-mode input resistances of DUT on measuring output voltage and thereby CMRR.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1238-1242
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Układ do pomiaru zespolonego tłumienia napięcia współbieżnego (CMRR) wzmacniaczy operacyjnych
A circuit for measuring the complex common mode rejection ratio (CMRR) of operational amplifiers
Autorzy:
Wiśniewski, J.
Powiązania:
https://bibliotekanauki.pl/articles/152332.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
miernictwo układów scalonych
układy scalone
wzmacniacze operacyjne
integrated circuits
measurements of integrated circuits
operational amplifiers
Opis:
W pracy rozważono zagadnienie precyzyjnego pomiaru, przy prądzie przemiennym i zamkniętej pętli sprzężenia zwrotnego, współczynnika tłumienia napięcia współbieżnego CMRR (z ang.: Common Mode Rejection Ratio) o dużej wartości rzędu 1∙104 ÷ 1∙108 (tj. (80 ÷ 160)dB) scalonych wzmacniaczy operacyjnych. W wyniku dokonanej analizy teoretycznej właściwości metrologicznych układu pomiarowego ustalono związek między mierzonym w układzie stosunkiem napięć zależnym od współczynnika CMRR a innymi parametrami badanego wzmacniacza, w tym zwłaszcza wzmocnieniem napięcia różnicowego, stanowiący podstawę ilościowej oceny błędu metody pomiarowej. Bazując na tych wynikach, zaproponowano całkowicie nowe techniczne rozwiązanie układu pomiarowego wyposażonego w specjalny transformator pomiarowy napięcia przemiennego z wtórnymi uzwojeniami o nawoju trifilarnym, co przyczyniło się do wyeliminowania wpływu skończonej wartości wzmocnienia różnicowego badanego wzmacniacza operacyjnego na mierzoną wartość współczynnika CMRR. Zastosowana metoda synchronicznej (fazoczułej, homodynowej) detekcji napięcia przemiennego pozwala na pomiar zarówno stałoprądowej wartości tego współczynnika (CMRR0), jak i trzydecybelowej częstotliwości załamania jego modułu (ƒ0,CMRR). Ponadto przyczynia się do wyeliminowania wpływu zarówno temperaturowych, jak i czasowych, dryftów stałoprądowych parametrów (napięcie offsetu, prądy polaryzacji, prąd offsetu) badanego wzmacniacza oraz jego własnych szumów (termicznych i strukturalnych), a także zakłóceń zewnętrznych na mierzoną wartość współczynnika CMRR.
This paper deals with the problem of a precise measurement of the common mode rejection ratio (CMRR) coefficient of high value from the range 1∙104 ÷ 1∙108 (i.e. 80dB to 160dB) of integrated operational amplifiers at alternating current and closed-loop feedback There was performed the theoretical analysis of metrological parameters of a measuring circuit. As a result there was established the relationship between the voltage ratio (measured in the system) dependent on the CMRR coefficient and the other parameters of the tested amplifier, in particular the differential voltage gain (Kr) (Eq. (13)). This relationship is the basis of quantitative evaluation of the measurement method error. Based on these results, a completely new technical solution of the measurement circuit equipped with a special measuring voltage transformer (Tr) with the secondary trifilar windings was proposed (Figs. 4 and 5). It caused elimination of the effect of the differential open-loop voltage gain (Kr) finite value of the tested operational amplifier on the measured value of the CMRR coefficient (Fig. 3). The applied method of synchronous (phase sensitive, homodyne) detection of the alternating output voltage Uwy (Figs. 4 and 5) allows measurement of both the direct current (DC) value of this coefficient (CMRR0) and the three-decibel break-down frequency (ƒ0,CMRR) of the absolute value CMRR. Moreover, it contributes to elimination of the influence of temperature and time dependent drift DC parameters (offset voltage, input bias currents, input offset current) of the tested amplifier as well as its own intrinsic noise (thermal and structural) and external disturbances on the measured value of CMRR. There were made measurements of randomly selected amplifiers of the same type LM741 but from different producers in the number of 100 units. As a result a large scattering value of this factor of up to 10000:1 (from 75dB to 155dB) was found. Three-decibel break-down frequency ƒ0,CMRR of the absolute value CMRR took the values from the range: 10Hz ÷ 3kHz. The measurement results confirmed the hypothesis posed by the author in the second section of the work that the CMRR coefficient has an indefinite sign. The advantage of the proposed by the author measurement circuit is its technical simplicity, easy reproducibility and low price. For these reasons, it may have wide practical application.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 1, 1; 9-15
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
PHEMT transistor models for accurate CAD of MMIC amplifiers
Autorzy:
Nosal, Z.
Powiązania:
https://bibliotekanauki.pl/articles/308763.pdf
Data publikacji:
2002
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
monolithic microwave integrated circuits
transistor modeling
Opis:
Selected models of PHEMT transistors are presented for the popular Philips DO2AH process. The models are based on a set of measurements of transistor parameters and have been verified against measurements of fabricated MMIC amplifiers. The usefulness of particular models for the CAD of microwave circuits is discussed.
Źródło:
Journal of Telecommunications and Information Technology; 2002, 1; 3-7
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Photonic integrated circuits - a new approach to laser technology
Autorzy:
Piramidowicz, R.
Stopiński, S.
Ławniczuk, K.
Welikow, K.
Szczepański, P.
Leijtens, X.
Smit, M.
Powiązania:
https://bibliotekanauki.pl/articles/201657.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
integrated optoelectronics
laser technology
photonic integrated circuits
indium phosphide
Opis:
In this work a brief review on photonic integrated circuits (PICs) is presented with a specific focus on integrated lasers and amplifiers. The work presents the history of development of the integration technology in photonics and its comparison to microelectronics. The major part of the review is focused on InP-based photonic integrated circuits, with a short description of the potential of the silicon technology. A completely new way of fabrication of PICs, called generic integration technology, is presented and discussed. The basic assumption of this approach is the very same as in the case of electronic circuits and states that a limited set of standard components, both active and passive, enables designing of a complex, multifunctional PIC of every type. As a result, functionally advanced, compact, energy efficient and cost-optimized photonic devices can be fabricated. The work presents also selected examples of active PICs like multiwavelength laser sources, discretely tunable lasers, WDM transmitters, ring lasers etc.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2012, 60, 4; 683-689
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Measurement of the temperature inside standard integrated circuits
Pomiar temperatury wewnątrz standardowych układów scalonych
Autorzy:
Frankiewicz, M.
Kos, A.
Powiązania:
https://bibliotekanauki.pl/articles/159307.pdf
Data publikacji:
2011
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Elektrotechniki
Tematy:
pomiar temperatury
ESD
układ scalony
temperature sensing
integrated circuits
Opis:
The paper describes method of temperature measurement of standard integrated circuits based on the data from the chip datasheet. Described temperature sensing technique uses built-in ESD protecting diodes. Some tests on LM741 operating amplifier were done. Results were compared with other temperature measurement methods.
Praca opisuje metodę pomiaru temperatury wewnątrz obudowy standardowych układów scalonych z wykorzystaniem danych z noty katalogowej układu. Przedstawiona technika rozpoznawania temperatury oparta jest o wykorzystanie wbudowanych w układ diod zabezpieczających przed wyładowaniami elektrostatycznymi. Dla potwierdzenia przydatności metody wykonano testy z wykorzystaniem wzmacniacza operacyjnego LM741. Wyniki zostały porównane z innymi metodami pomiaru temperatury.
Źródło:
Prace Instytutu Elektrotechniki; 2011, 251; 109-116
0032-6216
Pojawia się w:
Prace Instytutu Elektrotechniki
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
SiGe HBT wideband amplifier for millimeter wave applications
Autorzy:
Krcmar, M.
Noether, N.
Boeck, G.
Powiązania:
https://bibliotekanauki.pl/articles/307582.pdf
Data publikacji:
2007
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
wideband amplifier
HBT
SiGe
millimeter wave
bipolar integrated circuits
Opis:
A wideband amplifier up to 50 GHz has been implemented in a 0.25 žm, 200 GHz ft SiGe BiCMOS technology. Die size was 0.7×0.73 mm2. The two-stage design achieves more than 11 dB gain over the whole 20 to 50 GHz band. Gain maximum was 14.2 dB at 47.5 GHz. Noise figure was lower than 9 dB up to 34 GHz and a current of 30 mA was drawn from a 4 V supply. To the author's best knowledge this is the highest gain bandwidth product of a monolithic SiGe HBT amplifier ever reported.
Źródło:
Journal of Telecommunications and Information Technology; 2007, 1; 8-12
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Evolutionary algorithms for global parametric fault diagnosis in analogue integrated circuits
Autorzy:
Jantos, P.
Grzechca, D.
Rutkowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/201078.pdf
Data publikacji:
2012
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
analogue integrated circuits
fault diagnosis
localization
identification
evolutionary algorithms
Opis:
An evolutionary method for analogue integrated circuits diagnosis is presented in this paper. The method allows for global parametric faults localization at the prototype stage of life of an analogue integrated circuit. The presented method is based on the circuit under test response base and the advanced features classification. A classifier is built with the use of evolutionary algorithms, such as differential evolution and gene expression programming. As the proposed diagnosis method might be applied at the production phase there is a method for shortening the diagnosis time suggested. An evolutionary approach has been verified with the use of several exemplary circuits – an oscillator, a band-pass filter and two operational amplifiers. A comparison of the presented algorithm and two classical methods – the linear classifier and the nearest neighborhood method – proves that the heuristic approach allows for acquiring significantly better results.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2012, 60, 1; 133-142
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Capacitance/Resistance Modeling and Analog Performance Evaluation of 3-D SOI FinFET Structure for Circuit Perspective Applications
Autorzy:
Jain, Neeraj
Raj, Balwinder
Powiązania:
https://bibliotekanauki.pl/articles/1159723.pdf
Data publikacji:
2018
Wydawca:
Przedsiębiorstwo Wydawnictw Naukowych Darwin / Scientific Publishing House DARWIN
Tematy:
CMOS
Integrated Circuits
Parasitic Capacitance
Parasitic Resistance
SOI FinFET
Opis:
This paper explores the capacitance and resistance modeling of 3-D (dimensional) SOI FinFET structure and circuit implementation approach is done for the utility of SOI FinFET structure. The scaling of the FinFET structure is continuously ongoing and increased parasitic and resistance affects the circuit level performance of SOI FinFET in ICs (Integrated Circuits) below 20 nm technology node. A geometrical-based analysis is done to get the optimized parasitic capacitance and resistance model and validity of the model is verified by three-dimensional (3-D) field solver Synopsys Raphael software. For utility of the developed model, some circuit implementation is done in h-spice simulation environment.
Źródło:
World Scientific News; 2018, 113; 194-209
2392-2192
Pojawia się w:
World Scientific News
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A system for 256-channel in vitro recording of the elect rophysiological activity of brain tissue
Autorzy:
Zoladz, M.
Powiązania:
https://bibliotekanauki.pl/articles/963870.pdf
Data publikacji:
2013
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
multichannel measurement systems
neurobiological measurements
application specific integrated circuits
Opis:
A measurement system for 256-channel in vitro recordings of brain tissue electrophysiological activity is presented in the paper. The system consists of the brain tissue life support system, Microelectrode Array (MEA), conditioning Application Specific Integrated Circuits (ASIC’s) for signals conditioning, Digitizer and PC application for measurement data presentation and storage. The life support system keeps brain tissue samples in appropriately saturated artificial cerebrospinal fluid at a very stable temperature. The MEA consists of two hundred and fifty-six 40 μm diameter tip-shaped electrodes. The ASIC’s performs amplification and filtering of the 256-field and action potential signals. The Digitizer performs simultaneous data acquisition from 256 channels 14 kS/s sample rate and 12-bit resolution. The resulting byte stream is transmitted to the PC via USB (Universal Serial Bus). Preliminary tests confirm that the system is capable of keeping the extracted brain tissue active (hippocampal formation slices) and simultaneously to record action potentials, as well as local theta field potentials with very small amplitudes from multiple neurons.
Źródło:
Metrology and Measurement Systems; 2013, 20, 3; 371-384
0860-8229
Pojawia się w:
Metrology and Measurement Systems
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Low-power low-area techniques for multichannel recording circuits dedicated to biomedical experiments
Autorzy:
Kmon, P.
Powiązania:
https://bibliotekanauki.pl/articles/201066.pdf
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
biomedical experiments
noise
multichannel integrated circuits
eksperymenty biomedyczne
hałas
wielokanałowe zintegrowane obwody
Opis:
This paper presents techniques introduced to minimize both power and silicon area of the multichannel integrated recording circuits dedicated to biomedical experiments. The proposed methods were employed in multichannel integrated circuit fabricated in CMOS 180nm process and were validated with the use of a wide range of measurements. The results show that both a single recording channel and correction blocks occupy about 0.061 mm2 of the area and consume only 8.5 μW of power. The input referred noise is equal to 4.6 μVRMS. With the use of additional digital circuitry, each of the recording channels may be independently configured. The lower cut-off frequency may be set within the range of 0.1 Hz–700 Hz, while the upper cut-off frequency, depending on the recording mode chosen, can be set either to 3 kHz/13 kHz or may be tuned in the 2 Hz–400 Hz range. The described methods were introduced in the 64-channel integrated circuit. The key aspect of the proposed design is the fact that proposed techniques do not limit functionality of the system and do not deteriorate its overall parameters.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 3; 615-624
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wielokanałowy układ scalony do złożonych eksperymentów neurobiologicznych
Multichannel integrated circuit for complex neurobiology experiments
Autorzy:
Kmon, P.
Powiązania:
https://bibliotekanauki.pl/articles/154859.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
wielokanałowe układy scalone
eksperymenty neurobiologiczne
układy pikselowe
CMOS
multichannel integrated circuits
neurobiological experiments
pixel circuits
Opis:
Praca zawiera opis projektu oraz rezultaty pomiarów 8-kanałowego układu scalonego przeznaczonego do rejestracji szerokiej gamy sygnałów neurobiologicznych. Układ został wykonany w submikronowej technologii CMOS 180nm. Pojedynczy kanał pomiarowy jest zasilany napięciem š0.9V, pobiera 11 žW mocy i zajmuje 0.06 mm2 powierzchni. Każdy z torów odczytowych jest wyposażony w cyfrowe rejestry konfiguracyjne pozwalające na niezależną kontrolę wzmocnienia napięciowego czy też dolnej i górnej częstotliwości granicznej. Dzięki tym rejestrom użytkownik ma możliwość ustawienia dolnej częstotliwości granicznej w zakresie 0.3 Hz - 900 Hz zaś górna częstotliwość graniczna może być ustawiona skokowo na wartość 280 Hz lub 9 kHz. Wzmocnienie napięciowe może być ustawione na wartość 260 V/V lub 1000 V/V. Wejściowe szumy napięciowe dla ustawionego pasma częstotliwościowego 1 Hz - 9 kHz wynoszą 5 žVRMS.
This paper presents a low noise, low power electronic chip comprising 8-channels of neural recording amplifiers that occupy very small silicon area and are suitable to integrate with multielectrode arrays in cortical implants where power, area and low input referred noise are very severe restrictions. The author analyses the main problems existing in neural recording systems processed in modern submicron technologies and introduces methods allowing avoiding them. There are also presented the design and measurement results of this chip. Each recording channel is equipped with a control register that enables setting the main chip parameters independently in each recording site. Thanks to this functionality, a user is capable to set the lower cut-off frequency in the 0.3 Hz - 900 Hz range, the upper cut-off frequency can be switched either to 280 Hz or 9 kHz, while the voltage gain can be set either to 260 V/V or 1000 V/V. A single recording channel is supplied from š0.9V, consumes only 11 žW of power, and its input referred noise is equal to 5 žV for 1 Hz - 9 kHz bandwidth. The chip parameters presented in this paper make it a good candidate for using in modern multichannel pixel 3-D neurobiology applications.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 4, 4; 376-378
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Comparative study on various microbolometer structures
Autorzy:
Nazdrowicz, J.
Szermer, M.
Maj, C.
Zabierowski, W.
Napieralski, A.
Powiązania:
https://bibliotekanauki.pl/articles/398009.pdf
Data publikacji:
2016
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
microbolometer
MEMS
microsystems
thermal imaging
integrated circuits
mikrobolometr
mikrosystemy
obrazowanie termiczne
układy scalone
Opis:
Meaningful progress in the fields of MEMS is associated with the continuous development of the micromachining technologies. One of the most promising devices in MEMS is thermal sensors. When the first microbolometer appeared on the market, a huge interest in thermal detectors was observed. This paper is a short overview study on microbolometer geometry, different solutions and possibilities to implement them as electrical models.
Źródło:
International Journal of Microelectronics and Computer Science; 2016, 7, 1; 16-25
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 30

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies