Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "dyskretna transformata falkowa DWT" wg kryterium: Temat


Wyświetlanie 1-2 z 2
Tytuł:
Struktury algorytmiczne jednostek procesorowych do realizacji bazowych operacji dyskretnej transformaty falkowej
Algorithmic structures of processing units for IDWT basic operations implementation
Autorzy:
Tariova, G.
Tariov, A.
Powiązania:
https://bibliotekanauki.pl/articles/155660.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
dyskretna transformata falkowa DWT
szybkie algorytmy
procesory DWT
discrete wavelet transform
fast algorithms
DWT processors
Opis:
W pracy zostało przedstawione podejście do zoptymalizowanej organizacji struktur algorytmicznych jednostek obliczeniowych dla realizacji bazowych operacji FDWT/IDWT ze zredukowaną liczbą mnożeń (lub układów mnożących w przypadku implementacji sprzętowej). Podejście to pozwala zmniejszyć nakłady obliczeniowe, zapotrzebowanie na zasoby sprzętowe oraz stworzyć dogodne warunki do efektywnej realizacji metod falkowego przetwarzania danych w układzie reprogramowalnym.
This paper is concerned with the novel algorithmic structures for the realization of FDWT and IDWT basic procedures with the reduced number of arithmetic operations. As to well-known approaches, the immediate implementation of the above procedures requires 2L multipliers both for the DWT and IDWT basic procedures plus 2(L-1) adders for DWT and L adders for IDWT. At the same time, proposed algorithms require only 11oL multipliers for the both procedures plus 2L-1 adders for FDWT and L+1 adders for IDWT basic procedures. The proposed structures can be successfully applied to accelerate calculations in the FPGA-based platforms as well as to enhance the efficiency of hardware in general.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 101-103
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metoda implementacji trójwymiarowej dyskretnej transformaty falkowej strumienia wideo w układach FPGA
Implemention of 3D DWT of video stream in FPGA
Autorzy:
Pamuła, W.
Powiązania:
https://bibliotekanauki.pl/articles/156515.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
trójwymiarowa dyskretna transformata falkowa
FPGA
detekcja ruchomych obiektów
3D DWT (Discrete Wavelet Transform)
detection of moving objects
Opis:
Współczynniki dyskretnej transformaty falkowej reprezentują własności przestrzenne otoczenia punktu, dla którego są wyliczane i wyliczane są na podstawie wartości z tego otoczenia. Rozmiar otoczenia zależy od poziomu dekompozycji i długości filtrów. Korzystając z tej własności zaproponowano metodę implementacji polegającą na potokowym przetwarzaniu wektorów wartości z otoczenia. Potok realizuje algorytm transformaty na zadanym poziomie dekompozycji. Brak jest iteracyjnego wyliczania kolejnych poziomów dekompozycji i następuje znaczna redukcja liczby wymian danych z pamięcią. Przedstawiony jest przykład z wykorzystaniem falki S(1, 1), użyteczny do wykorzystania w rozwiązaniach detektorów ruchomych obiektów np. w ruchu drogowym.
The paper presents a method for implementation of 3D discrete wavelet transform in FPGA. The method is based on direct calculation of coefficients at the desired level of decomposition. The previous methods [5, 6, 7] use complex architectures with multilevel processing, mapping the lifting scheme or the convolution procedure. The direct calculation of coefficients is done using the set of neighbourhood data. This set is derivative of the level of decomposition and the number of vanishing moments of the used wavelet filters - Eq. (3). An example of implementing the S (1, 1) transform at the third level of decomposition is presented. The S transform coefficients are the weighted sums of 4x4x4 volumes of data (Eqs. (4), (5)). Fig. 2 shows the block diagram of the implementation. Data from the stream is stored in a buffer memory of the neighbourhood vectors. The addressing scheme, which is carried out by the addressing module, assures appropriate ordering of data in the vectors, in the memory. Further refinement consists in summing in place the consecutive values and thus replacing the neighbourhood data with sums of data that are used for calculating coefficients. This reduces significantly the vector size and streamlines calculations. The results of logic utilisation (Table 2) of different FPGA components for the implementation are presented. The designed 3D DWT component is incorporated in a moving object detecting device processing video from a road traffic camera. The method may be used for developing specialised hardware for compressing 3D data streams in a way compatible with the JPEG2000 standard.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 632-634
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-2 z 2

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies