Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Hardware" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 55
Tytuł:
Porównanie wydajności języków projektowania na przykładzie języka Mitrion-C oraz VHDL dla sprzętowego procesora CORDIC
Performance comparison of hardware languages based on Mitrion-C and VHDL case study for CORDIC algorithm
Autorzy:
Budyn, D.
Powiązania:
https://bibliotekanauki.pl/articles/155018.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
języki opisu sprzętu
CORDIC
wydajność sprzętu
Mitrion-C
VHDL
hardware description languages
hardware performance
Opis:
Narzędzia do projektowania bazujące na opisie HLL są już powszechnie dostępne dla projektantów struktur rekonfigurowalnych. Ciągle jednak, problemem jest wydajność osiągana przez dostępne rozwiązania. Aktualne i potrzebne jest więc porównywanie rozwiązań i poszukiwanie tych, które w określonych zastosowaniach sprawdzają się najlepiej. Artykuł porównuje dwie realizacje potokowego algorytmu CORDIC. Autorzy dzielą się swoimi wynikami oraz wnioskami i spostrzeżeniami, które powstały w toku realizacji obu implementacji.
A design of hardware architectures using high level description languages becomes more and more popular in common engineering practice regarding science and technology. Design entry tools that accept a hardware description similar in syntax to ANSI C are commonly avaliable for designers of reconfigurable structures. Hovewer, despite maturity of those tools, performance is still a problem if compared to RTL de-scriptions which can be entered if languages such as Verilog and VHDL are used. Thus, comparing and evaluating the mentioned styles of hardware pro-gramming seems to be necessary and up-to-date. That can lead to a common knowledge what tools and languages are best for particular pur-poses. This paper presents a comparison of two implementaions of a CORDIC algorithm which were performed on the SGI RASC reconfigurable platform. The implementations were described both in VHDL and a high level style hardware language: Mitrion-C. The authors present the results, remarks and conclusions which arose during the process of creation of both implementations.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 933-935
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Urządzenie do bezprzewodowej diagnostyki stanu zdrowia osoby starszej
Wireless health care device for elderly person
Autorzy:
Tutak, J. S.
Szwed, K.
Powiązania:
https://bibliotekanauki.pl/articles/261351.pdf
Data publikacji:
2016
Wydawca:
Politechnika Wrocławska. Wydział Podstawowych Problemów Techniki. Katedra Inżynierii Biomedycznej
Tematy:
telediagnostyka
Arduino
smartfon
telediagnostics
hardware Arduino
smartphone
Opis:
W pracy omówiono projekt oraz prototyp urządzenia do bezprzewodowej diagnostyki stanu zdrowia starszej osoby. Opracowany system daje możliwość badania tętna, temperatury i pomiaru EKG. Urządzenie komunikuje się bezprzewodowo ze smartfonem, na którym wyświetlane są wyniki. W sytuacji nagłego pogorszenia się zdrowia użytkownika, stosowne informacje wysyłane są do służb medycznych. Zaprezentowany system posiada wbudowany moduł biologicznego sprężenia zwrotnego do ćwiczeń w oparciu o zmiany tętna i temperatury.
The system and the prototype device for wireless diagnostic of an elderly people, is presented. This system to measures pulse, temperature and ECG. The main elements of hardware/software, enabling communication with a smartphone, are described. Proposed system includes also a biofeedback module for exercises, basing on changes of pulse and body temperature.
Źródło:
Acta Bio-Optica et Informatica Medica. Inżynieria Biomedyczna; 2016, 22, 1; 37-43
1234-5563
Pojawia się w:
Acta Bio-Optica et Informatica Medica. Inżynieria Biomedyczna
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Stanowisko do testowania układów sterowania temperaturą w kabinie lakierniczej w trybie hardware in the loop
The lab for testing the control systems of temperature inside refinishing spray booth using hardware in the loop mode
Autorzy:
Nikończuk, P.
Jaszczak, S.
Powiązania:
https://bibliotekanauki.pl/articles/311351.pdf
Data publikacji:
2016
Wydawca:
Instytut Naukowo-Wydawniczy "SPATIUM"
Tematy:
symulacja hardware in the loop
kabina lakiernicza
MATLAB/Simulink
hardware in the loop simulations
spray booth
Matlab/Simulink
Opis:
Istotnym walorem symulacji hardware in the loop, jest możliwość testowania układu sterowania w układzie czasu rzeczywistego w bezpiecznych warunkach. W testach wykorzystywany jest model obiektu wraz z elementami układu wykonawczego. W artykule przedstawiono metodykę hardware in the loop z odwołaniem do wykorzystywanych narzędzi wspomagających. Zaprezentowano implementację metody dla układu sterowania temperaturą w renowacyjnej kabinie lakierniczej. Omówiono strukturę stanowiska badawczego z wybranymi szczegółami odnośnie integracji sprzętowej i implementacji oprogramowania. Przedstawiono przykładowe przebiegi symulacji układu z zamodelowanymi zakłóceniami.
An important advantage of simulation in mode of hardware in the loop is the ability to test the real control system in the safe, real time environment. The model used for simulations includes all elements of control object. The paper presents an application of the method for refinishing spray booth. Article presents details of the lab structure, hardware integration and software implementation. The sample simulation results are also presented.
Źródło:
Autobusy : technika, eksploatacja, systemy transportowe; 2016, 17, 12; 1244-1247
1509-5878
2450-7725
Pojawia się w:
Autobusy : technika, eksploatacja, systemy transportowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Kosynteza rozproszonych systemów wbudowanych metodą programowania genetycznego
Hardware/software Co-Synthesis of Distributed Embedded Systems Using Genetic Programming
Autorzy:
Deniziak, S.
Górski, A.
Powiązania:
https://bibliotekanauki.pl/articles/156174.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
programowanie genetyczne
kosynteza
genetic programming
hardware-software codesign
Opis:
W pracy zaprezentowana jest nowa metoda kosyntezy systemów wbudowanych specyfikowanych za pomocą grafów zadań, bazująca na metodzie programowania genetycznego. Przedstawione są propozycje reprezentowania procesu konstrukcji takiego systemu w formie drzewa stanowiącego tzw. genotyp. Następnie na drodze ewolucji (krzyżowania, mutacji, selekcji) generowane są kolejne "pokolenia" drzew, konstruujących systemy o coraz lepszych parametrach. W odróżnieniu od tradycyjnego podejścia genetycznego w metodzie programowania genetycznego (DGP) operuje się nie bezpośrednio na cechach rozwiązania (czyli tzw. fenotypach) ale na genotypach odpowiadających za tworzenie rozwiązań o wskazanych cechach. Przedstawione wyniki wykonanych eksperymentów świadczą o dużych możliwościach metody DGP również w zakresie kosyntezy.
This work presents a novel approach to hardware-software co-synthesis of distributed embedded systems, based on the developmental genetic programming. Unlike other genetic approaches where chromosomes represent solutions, in our method chromosomes represent system construction procedures. Thus, not the system architecture but the co-synthesis process is evolved. Finally a tree describing a construction of the final solution is obtained. The optimization process will be illustrated with examples. According to our best knowledge it is the first DGP approach that deals with the hardware-software co-synthesis.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 472-474
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja standardu szyfrowania AES w układzie FPGA dla potrzeb sprzętowej akceleracji obliczeń
The AES ciper standard implementation on FPGA for hardware accelerated computing
Autorzy:
Gielata, A.
Russek, P.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/152602.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
Rijndael
AES
implementacja sprzętowa
FPGA
hardware implementation
Opis:
Tematem artykułu jest implementacja standardu szyfrowania danych AES-128 w układach reprogramowalnych FPGA. W systemach, gdzie wymagana jest duża szybkość szyfrowania informacji implementacje programowe okazują się zbyt wolne. W związku z tym zachodzi konieczność sprzętowej akceleracji obliczeń, a idealnym rozwiązaniem jest wykorzystanie do tego celu możliwości, jakie dają układy reprogramowalne FPGA. Do implementacji w języku VHDL wybrana została podstawowa wersja algorytmu określonego w standardzie AES. W celu uzyskania maksymalnej szybkości szyfrowania zastosowana została architektura potokowa modułu.
In this paper we investigate hardware implementation of AES-128 cipher standard on FPGA technology. In many network applications software implementations of cryptographic algorithms are slow and inefficient. To solve the problems custom architecture in reconfigurable hardware was used to speed up the performance and flexibility of Rijndael algorithm implementation. We aimed at achieving the maximum speed and efficiency of cipher process, therefore pipeline architecture of AES module was proposed. The investigations involved simulations and synthesis of VHDL code utilizing Virtex4 series of Xilinx.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 48-50
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie akceleracji sprzętowej przy implementacji metryk podobieństwa tekstów
The use of a hardware accelerator for implementation of text resemblance metrics
Autorzy:
Iwanecki, Ł.
Koryciak, S.
Dąbrowska-Boruch, A.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/157430.pdf
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
akceleracja sprzętowa
FPGA
ARM
klasyfikacja tekstu
hardware acceleration
text classification
Opis:
Artykuł opisuje badania na temat klasyfikatorów tekstów. Zadanie polegało na zaprojektowaniu akceleratora sprzętowego, który przyspieszyłby proces klasyfikacji tekstów pod względem znaczeniowym. Projekt został podzielony na dwie części. Celem części pierwszej było zaproponowanie sprzętowej implementacji algorytmu realizującego metrykę do obliczania podobieństwa dokumentów. W drugiej części zaprojektowany został cały systemem akceleratora sprzętowego. Kolejnym etapem projektowym jest integracja modelu metryki z system akceleracji.
The aim of this project is to propose a hardware accelerating system to improve the text categorization process. Text categorization is a task of categorizing electronic documents into the predefined groups, based on the content. This process is complex and requires a high performance computing system and a big number of comparisons. In this document, there is suggested a method to improve the text categorization using the FPGA technology. The main disadvantage of common processing systems is that they are single-threaded – it is possible to execute only one instruction per a single time unit. The FPGA technology improves concurrence. In this case, hundreds of big numbers may be compared in one clock cycle. The whole project is divided into two independent parts. Firstly, a hardware model of the required metrics is implemented. There are two useful metrics to compute a distance between two texts. Both of them are shown as equations (1) and (2). These formulas are similar to each other and the only difference is the denominator. This part results in two hardware models of the presented metrics. The main purpose of the second part of the project is to design a hardware accelerating system. The system is based on a Xilinx Zynq device. It consists of a Cortex-A9 ARM processor, a DMA controller and a dedicated IP Core with the accelerator. The block diagram of the system is presented in Fig.4. The DMA controller provides duplex transmission from the DDR3 memory to the accelerating unit omitting a CPU. The project is still in development. The last step is to integrate the hardware metrics model with the accelerating system.
Źródło:
Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 426-428
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System kontrolno-pomiarowo-symulacyjny czasu rzeczywistego do badań metod aktywnej redukcji drgań
Real time control, measurement and simulation system for active vibration control studies
Autorzy:
Galewski, M.
Powiązania:
https://bibliotekanauki.pl/articles/972157.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
programowanie LabView
systemy czasu rzeczywistego
symulacje Hardware-in-the-Loop
redukcja drgań
LabView programming
real time system
Hardware-in-the-Loop simulations
vibration reduction
Opis:
W artykule przedstawiono koncepcję, a następnie wybrane, kluczowe szczegóły budowy systemu kontrolno-pomiarowo-symulacyjnego czasu rzeczywistego. System ten znajduje zastosowanie w badaniach metod aktywnej redukcji drgań. Zamieszczono przykłady rezultatów badań obrazujące możliwości zastosowania systemu. Dzięki systemowi uzyskano również możliwość szybszego prototypowania algorytmów sterowania oraz obniżono koszty badań.
One of the important problems that may be encountered during milling operations are tool-workpiece relative vibrations [1]. There are many methods of their reduction, particularly including active ones [1-10]. In the paper, an idea of a real time control, measurement and simulation system utilised for studies on active vibration control is presented and its selected key elements are described. The system is based on the PXI platform and is programmed in LabView RT environment (Figs. 1, 2).The organisation of the main control loops in control programs is described in detail (Fig. 3). In order to generate a force acting on the plate, one or two pizeoactutators are used (Fig. 4). They allow not only actively reducing but also exciting vibrations, which are used in Hardware-in-the-Loop (HIL) simulations. In this approach some parts of the controlled system (i.e. cutting process) are simulated, while the others are real (i.e. machined plate). This reduces the time of control law prototyping and testing significantly. It also reduces research costs as there is less need for performing experiments on a real milling centre. The presented system allows measuring vibrations, calculating a control signal for actuators and performing HIL simulations with the same hardware and software. The presented examples of the results obtained thanks to the system (Figs. 5-7) show its versatility and effectiveness. This confirms that the initial idea and chosen programming solutions are correct.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 10, 10; 840-843
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
New hardware solutions for structural health monitoring
Nowe rozwiązania inteligentnych czujników pomiarowych dla diagnostyki układów mechanicznych
Autorzy:
Uhl, T.
Bojko, T.
Powiązania:
https://bibliotekanauki.pl/articles/157160.pdf
Data publikacji:
2004
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
inteligentne czujniki pomiarowe
diagnostyka układów mechanicznych
structural health monitoring
new hardware solutions
Opis:
Nowadays, research concerning applications of structural health monitoring has aroused a great interest. SHM methods are applied to condition monitoring of machines and structures, structural integrity assessment, damage detection and structural failure prevention. Measurement data acquired by the use of different sensors and data acquisition systems is essential for SHM. The most popular SHM algorithms require vibration measurements, which arise difficulties resulting from the analysis of signals from many sensors. In the paper, newly developed hardware solutions for the SHM application are presented. In accordance with the defined requirements, the design of CAN based accelerometer module is shown.
Współczesnie dużego znaczenia nabierają prace związane z praktyczną realizacją systemów do monitorowania stanu konstrukcji. Metody aktywnego monitorowania znajdują zastosowanie do badania maszyn i struktur mechanicznych, badań strukturalnych, detekcji zniszczenia, zapobiegania stanom awaryjnym. W systemach monitorujących najczęściej analizowane są drgania konstrukcji. Uzyskanie prawidłowych wyników zależy od sposobu akwizycji danych pomiarowych, co w przypadku analizy sygnałów z wielu czujników nie jest zadaniem prostym. W artykule opisano konstrukcję inteligentnego modułu akcelerometru zbudowanego z zastosowaniem układów MEMS i wyposażonego w interfejs magistrali CAN.
Źródło:
Pomiary Automatyka Kontrola; 2004, R. 50, nr 5, 5; 9-12
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza strukturalna algorytmu sterującego w sterownikach logicznych klasy micro
Structural synthesis of the control algorithm in a micro programmable controller
Autorzy:
Jaszczak, S.
Małecki, K.
Powiązania:
https://bibliotekanauki.pl/articles/158520.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
synteza sprzętowo-programowa
PLC
programowanie strukturalne
hardware and software synthesis
structured programming
Opis:
Sterowniki klasy micro mogą być z powodzeniem wykorzystywane do automatyzacji nieskomplikowanych instalacji przemysłowych, zawierających do kilkudziesięciu zmiennych procesowych o charakterze dwustanowym i/lub analogowym. W artykule przedstawiono metodykę tworzenia strukturalnego oprogramowania sterującego na przykładzie modelu laboratoryjnego układu sortowania materiału kolorowego, przy zastosowaniu sterownika klasy micro s7-200 CPU 224 z modułem rozszerzającym EM223.
Micro programmable controllers can be successfully used for automation of unsophisticated industrial installations, containing up to several dozen process variables of two-state and/or analog nature. This paper presents a methodology of creation of structural control software as an example of the laboratory model for sorting colored material, using a class of a micro controller S7-200 CPU 224 with an extended module EM223. The structural synthesis naturally allows taking into account the specific hardware configuration of the control object and functional requirements during the process of control software design. The functional requirements determine the structure of software, i.e. a developer may divide the program into smaller units, corresponding to different functions of the plant. At the beginning, an idea of the structural programming (Fig. 1) with an example in the micro PLC is described. In the next part a detailed example of the hardware and software synthesis, related to a real plant (Fig. 3) is giving. A functional structure of the developed control system (Figs. 4, 5) has a great influence on the software structure (Fig. 6), what is described in details in that part. In the final part of this paper selected remarks about the structural implementation of the developed control algorithm in the s7-200 PLC are given and described.
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 793-795
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Produkcja okuć budowlanych i galanterii metalowej - analiza zagrożeń
An analysis of hazards at metal building fittings and accessories production workplaces
Autorzy:
Gawęda, E.
Kondej, D.
Powiązania:
https://bibliotekanauki.pl/articles/180534.pdf
Data publikacji:
2005
Wydawca:
Centralny Instytut Ochrony Pracy
Tematy:
okucia budowlane
zagrożenia chemiczne
zagrożenia mechaniczne
building hardware
chemical hazard
mechanical hazards
Opis:
W artykule przedstawiono zagadnienia dotyczące szkodliwych czynników środowiska pracy występujących przy produkcji różnego rodzaju okuć budowlanych i meblowych oraz galanterii metalowej. Scharakteryzowano zakłady produkujące akcesoria metalowe oraz asortyment wytwarzanych wyrobów. Opisano etapy procesu produkcyjnego. Przedstawiono zagrożenia czynnikami chemicznymi i fizycznymi oraz możliwe skutki zdrowotne
This paper presents issues related to harmful factors in the working environment in the production of various metal fittings for doors, windows and furniture, and metal accessories. It characterized plants that produce metal accessories and presents assortment of products. Stages of the manufacturing processes are discussed. Chemical and physical hazards and possible health effects are presented.
Źródło:
Bezpieczeństwo Pracy : nauka i praktyka; 2005, 10; 12-14
0137-7043
Pojawia się w:
Bezpieczeństwo Pracy : nauka i praktyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Konserwacja skrzyni dębowej z okuciami żelaznymi
Preservation of the Oak Chest with Ironwork Fittings
Autorzy:
Wieczorek, Krzysztof
Powiązania:
https://bibliotekanauki.pl/articles/37513594.pdf
Data publikacji:
2017-12
Wydawca:
Muzeum "Górnośląski Park Etnograficzny w Chorzowie"
Tematy:
conservation works
log chest
iron hardware
prace konserwatorskie
skrzynia kłodowa
okucia żelazne
Opis:
W artykule omówiono i zobrazowano najważniejsze etapy prac konserwatorskich wykonanych przy skrzyni kłodowej z okuciami żelaznymi z XVI wieku pochodzącej ze zbiorów Muzeum „Górnośląski Park Etnograficzny w Chorzowie”. Równocześnie z pracami konserwatorskimi przeprowadzono badania dendrochronologiczne drewna dębowego, z którego skrzynia została wykonana. Wyniki badań wykazały, że skrzynia pochodzi z drugiej ćwierci XVI wieku, a nie jak sądzono wcześniej z wieku XVII. Wykonane pomiary szerokości usłojenia próbek drewna pobranego ze skrzyni i konstrukcji wieży kościoła pw. św. Jerzego w Gliwicach-Ostropie pozwoliły na wysuniecie hipotezy, że skrzynia z Muzeum GPE w Chorzowie została wykonana z drewna zgromadzonego na budowę wieży tego kościoła. Prawdopodobne jest, że niemal bliźniacza skrzynia kłodowa, przechowywana w zakrystii kościoła w Gliwicach-Ostropie, została wykonana również z tego materiału.
Źródło:
Rocznik Muzeum "Górnośląski Park Etnograficzny w Chorzowie"; 2017, 5, 5; 210-220
2353-2734
Pojawia się w:
Rocznik Muzeum "Górnośląski Park Etnograficzny w Chorzowie"
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Systemy wbudowane oraz ich podatności na ataki sprzętowe
Embedded Systems and their Vulnerabilities to Hardware Attacks
Autorzy:
Szczepankiewicz, Konrad
Wnuk, Marian
Powiązania:
https://bibliotekanauki.pl/articles/27323995.pdf
Data publikacji:
2023
Wydawca:
Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
Tematy:
atak sprzętowy
analiza kanału pobocznego
podatności systemów wbudowanych
ochrona urządzeń przed atakami sprzętowymi
hardware attacks
side channel analysis
vulnerabilities of embedded systems
protection of devices against hardware attacks
Opis:
Artykuł opisuje rodzaje ataków sprzętowych nakierunkowanych na systemy wbudowane, a także środki zapobiegawcze oraz metody modelowania zagrożenia bezpieczeństwa. Obecnie w urządzeniach elektronicznych poziom zabezpieczeń od strony oprogramowania jest zazwyczaj wysoki. Z kolei sprzętowe implementacje mogą pozostawiać luki, które atakujący mogą wykorzystać do ekstrahowania informacji lub zaburzania działania urządzenia w niezamierzony przez twórców sposób. Będąc użytkownikiem systemów wbudowanych, krytycznych dla bezpieczeństwa, należy być świadomym niebezpieczeństw spowodowanych lukami w oprogramowaniu, ale również znać zagadnienie analizy kanału pobocznego oraz iniekcji błędów.
The article describes the types of hardware attacks targeting embedded systems, countermeasures, and methods of modelling security threats. In currently used electronic devices, the software usually ensures very high level of security. On the other hand, hardware implementations, often leave vulnerabilities that attackers can use to extract information or disrupt the operation of the device. Being a user of embedded systems, critical for safety, you should be aware of what dangers they may be exposed to from the hardware side and to know the analysis of the side channel and fault injection.
Źródło:
Biuletyn Wojskowej Akademii Technicznej; 2023, 72, 1; 59--68
1234-5865
Pojawia się w:
Biuletyn Wojskowej Akademii Technicznej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Architektura dekodera wideo MPEG-2 dla wymagań HDTV
Hardware architecture of HDTV MPEG-2 decoder
Autorzy:
Majewski, D.
Powiązania:
https://bibliotekanauki.pl/articles/156204.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
kompresja wideo
MPEG-2
architektura sprzętowa
video compression
hardware architecture
Opis:
Wdrożenie standardu kompresji wideo H.264/AVC wiąże się z koniecznością zapewnienia konwersji informacji ze standardu MPEG-2. W ramach prac nad sprzętowym transkoderem H.264/AVC na MPEG-2 został wykonany dekoder MPEG-2, spełniający wymagania dla standardu HDTV. Dekoder realizuje dekompresję strumienia wideo, w wyniku czego rekonstruowane są kolejne ramki zakodowanej sekwencji. Ze względu na wysokie wymagania na przepustowość, architektura stosuje blokową organizację dostępu do pamięci zewnętrznej. Wykorzystując tryb sekwencyjnego dostępu ciągłego do pamięci dynamicznej dla bloków 8x8 uzyskana została duża wydajność transferu danych. W szczególności oznacza to rezygnację z sekwencyjnego zapisu kolejnych linii obrazu. Wyniki syntezy i analizy czasowej wykonanej w programie Quartus II pokazują, że cały układ może pracować przy częstotliwości 133 MHz w oparciu o układy FPGA Stratix II.
The use of the H.264/AVC video compression standard involves the need for the data conversion from MPEG-2. Within the work on the MPEG-2/H.264 hardware transcoder, the MPEG-2 HDTV video decoder has been developed. The decoder decompresses video streams and reconstruct successive frames. Owing to the requirements on the high throughput, the architecture accesses the external memory in the block fashion. Using the burst mode for 8x8 blocks, a high throughput has been achieved. Particularly, sequential line-by-line access to the memory is avoided. The synthesis results show that the decoder can work at the 133 MHz clock on the FPGA Stratix II platform.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 508-510
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Porównanie aplikacji wspierających zastosowanie metodyk zwinnych w wytwarzaniu oprogramowania
Applications supporting utilization of agile methods in software development process
Autorzy:
Bławucki, Tomasz
Ramanovich, Siarhei
Skublewska-Paszkowska, Maria
Powiązania:
https://bibliotekanauki.pl/articles/98220.pdf
Data publikacji:
2020
Wydawca:
Politechnika Lubelska. Instytut Informatyki
Tematy:
agile
aplikacja mobilna
aplikacje internetowe
wymagania sprzętowe
mobile applications
web applications
hardware requirements
Opis:
Artykuł przedstawia porównanie pod względem wymagań sprzętowych aplikacji wspierających wprowadzanie metodyk zwinnych do procesu wytwarzania oprogramowania. Przedmiotem badań były popularne aplikacje mobilne i internetowe wspomagające procesy Agile w przedsiębiorstwach. W celu określenia znaczenia poszczególnych wymagań technicznych dla użytkowników, przeprowadzono serię eksperymentów badawczych opartych na scenariuszach typowego i brzegowego użytkowania badanych systemów. Na potrzeby przeprowadzonej analizy została dodatkowo opracowana aplikacja wspierająca proces zwinnego wytwarzania oprogramowania. Wyniki pomiarów były rejestrowane za pomocą specjalistycznych narzędzi monitorujących pracę systemu i profilujących działanie przeglądarki internetowej. Rezultaty prac badawczych przedstawiono w formie tabel.
The article presents a comparison in terms of hardware requirements of applications that supports the agile software development processes. For research purposes, popular mobile and internet applications supporting agile software development were chosen. In order to determine the significance of individual technical requirements for end-users, a series of research experiments, based on scenarios of typical and boundary use was conducted. In addition to research, the application supporting agile software development process was implemented. The results of research were recorded by specialized monitoring and profiling tools. The results of performed work are presented in tabular form.
Źródło:
Journal of Computer Sciences Institute; 2020, 14; 8-13
2544-0764
Pojawia się w:
Journal of Computer Sciences Institute
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 55

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies