- Tytuł:
-
Metoda generowania struktur logicznych sieci procesorów o łagodnej degradacji typu 4-wymiarowego sześcianu
A method of logical structures generation of 4-dimensional cube type processors network with soft degradation - Autorzy:
-
Kulesza, R.
Zieliński, Z. - Powiązania:
- https://bibliotekanauki.pl/articles/208980.pdf
- Data publikacji:
- 2011
- Wydawca:
- Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
- Tematy:
-
informatyka
diagnostyka systemowa
struktura logiczna sieci
sieci typu sześcianu
systemy z tolerancją błędów
informatics
system level diagnosis
network logical structure
hypercube network
fault tolerant systems - Opis:
-
W artykule podano model formalny struktury logicznej sieci procesorów typu sześcian czterowymiarowy oraz zdefiniowano pojęcie klasy kompozycji struktury. Zaproponowano metodę komponowania struktur logicznych sieci o określonych właściwościach za pomocą działań na wprowadzonej skondensowanej postaci struktury. Określono własności takich działań oraz podano zbiór wzorców, które mogą indukować poszukiwane struktury. Wyznaczono liczebności zbiorów spójnych i spójnych cyklicznych struktur etykietowanych oraz spójnych cyklicznych struktur nieetykietowanych, a także etykietowanych drzew o p ∈{4,..., 9} procesorach. W ogólnym zarysie przedstawiono sposób takiej reprezentacji geometrycznej struktury, który zawiera wszystkie procesory i linie transmisji danych oraz ma minimalną liczbę przecięć linii krawędziowych.
A formal model of the logical structure of a 4-dimensional cube-type processor network is presented, and the concept of a composition structure class is defined. The paper proposes a method for creating logical network structures with specific properties with the help of actions on the proposed condensed structure form. Properties of such actions were defined, and a set of patterns were provided which may induce the searched structures. The number of coherent sets and coherent cyclic labelled structures as well as coherent cyclic non-labelled structures, as well labelled and non-labelled trees with processors were determined. The article presents (in general terms) geometric representation of the structure, which contains all the processors and data transmission lines and has a minimal number of intersections of edge lines, which is important for network management. - Źródło:
-
Biuletyn Wojskowej Akademii Technicznej; 2011, 60, 4; 245-358
1234-5865 - Pojawia się w:
- Biuletyn Wojskowej Akademii Technicznej
- Dostawca treści:
- Biblioteka Nauki
Artykuł