Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "FPGA control" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 26
Tytuł:
Synteza i analiza niezawodnościowa urządzeń sterowania ruchem kolejowym zrealizowanych w układach FPGA
Synthesis and reliability analysis of railway control system realized with FPGA
Autorzy:
Kawalec, P.
Koliński, D.
Powiązania:
https://bibliotekanauki.pl/articles/155706.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sterowanie ruchem kolejowym
niezawodność
układy FPGA
railway control
reliability
FPGA
Opis:
W artykule przedstawiono nową metodę budowy specjalizowanych sterowników obiektowych dla potrzeb sterowania ruchem kolejowym. Na przykładzie samoczynnej sygnalizacji przejazdowej przedstawiono wymagania bezpiecznościowe i niezawodnościowe stawiane takim sterownikom. Przeprowadzono syntezę sterownika obiektowego zrealizowanego z wykorzystaniem układów FPGA oraz podano metodykę wyznaczania parametrów niezawodnościowych i wyznaczono szybkość działania prototypu sterownika.
This article describes new method of the dedicated object-oriented controllers designing for railway control. Reliability and safety requirement (Fig. 1) of railway crossing are showed. Synthesis (Tab. 1) and methods of defining reliability parameters and timing parameters object-oriented controllers' realised (Fig. 3, Fig. 4) in FPGA are.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 57-59
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja algorytmów sterowania w układach FPGA na przykładzie robota równoległego
Implementation of control algorithms in FPGA on an example of a parallel robot
Autorzy:
Petko, M.
Karpiel, G.
Uhl, T.
Powiązania:
https://bibliotekanauki.pl/articles/156677.pdf
Data publikacji:
2006
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
implementacja algorytmów sterowania
układy FPGA
robot równoległy
implementation of control algorithms
FPGA
parallel robot
Opis:
W artykule przedstawiono problemy związane z implementacją algoryt-mów sterowania w układach FPGA. Zaproponowane rozwiązanie oparte jest na architekturze "System-on-Programmable-Chip" z wprogramowa-nym mikroprocesorem, która pozwala na mieszaną, sprzętowo-programową implementację i badanie możliwych realizacji algorytmu. Jako przykład zastosowania przedstawiono sterowanie neuronowe robotem do frezowania o trzech stopniach swobody. Sterownik jest oparty na neu-ronowym modelu dynamiki odwrotnej manipulatora, uczonym na danych zebranych z użyciem stabilizującego sterownika wykorzystującego strukturalny model analityczny manipulatora. Dla porównania obydwa sterowniki zostały zaimplementowana w systemie o tej samej architekturze.
The paper presents problems related to implementation of control algorithms in FPGA. Proposed solution is based on System-on-Programmable-Chip architecture with soft-processor that allows for mixed, hardware/software implementation and exploration of possible control algorithm realizations. The case study is a neural controller for 3-DOF parallel robot for milling. The controller is based on neural model of the inverse dynamics of the manipulator, trained on data collected with the use of a computed torque stabilizing controller. For comparison, both controllers were implemented in a system of the same architecture.
Źródło:
Pomiary Automatyka Kontrola; 2006, R. 52, nr 5, 5; 27-30
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Remote current measurement with FPGA digital processing
Autorzy:
Smyk, R.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/97634.pdf
Data publikacji:
2015
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
mains supply control
current measurement
FPGA
ZigBee standard
Opis:
The work presents an implementation of a modular measurement and control system that controls variants of mains supply of 230V electrical equipment. The system allows to supervise power consumption in the office electronic equipment. The system detects the instant of the reduced power consumption by a device and makes possible its switch-off in order to reduce energy cost. The current is measured with integrated current/voltage converters. The customized hardware has been built for the distributed acquisition system that includes: the data sending module with wireless transmission using ZigBee standard between the measurement point and monitoring point and switching devices. The measurement module was implemented using Altera FPGA.
Źródło:
Computer Applications in Electrical Engineering; 2015, 13; 310-318
1508-4248
Pojawia się w:
Computer Applications in Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
All-Bootstrap Gate-Driver Supply System for a High-Voltage-Gain Resonant DC-DC Converter with Seven Switches
Autorzy:
Stala, Robert
Mondzik, Andrzej
Penczek, Adam
Waradzyn, Zbigniew
Skała, Aleksander
Powiązania:
https://bibliotekanauki.pl/articles/1193880.pdf
Data publikacji:
2020
Wydawca:
Politechnika Wrocławska. Oficyna Wydawnicza Politechniki Wrocławskiej
Tematy:
FPGA
DC-DC converter
digital control
gate driver circuit
Opis:
This paper presents the concept and implementation of an electronic system for a switched-capacitor DC-DC converter with high voltage gain. The converter consists of seven switches, five of which being controlled like high-side type. This paper presents a non-typical bootstrap-based gate-driver system so that the converter can run using a single voltage source. The converter requires a special switching pattern to drive seven switches in a steady state and also during the start-up of the converter and the regulation of the output voltage. Therefore, an FPGA-based digital control system is used with various switching algorithms and protection functions implemented. The presented converter is an autonomic device that taps the energy from the main input. Therefore, the electronic system of the converter is equipped with a self-supply system with a wide range of the input voltage. The parameters of the converter such as voltage gain, voltages and power ranges can be scalable for prospective applications with the proposed control system.
Źródło:
Power Electronics and Drives; 2020, 5, 40; 135-142
2451-0262
2543-4292
Pojawia się w:
Power Electronics and Drives
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Speed Analysis of a Digital Controller in Time Critical Applications
Autorzy:
Piątek, P.
Grega, W.
Powiązania:
https://bibliotekanauki.pl/articles/384616.pdf
Data publikacji:
2009
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
digital control
real-time control
time-critical systems
FPGA
magnetic levitation
timing model
Opis:
Traditionally, control algorithms are designed without a consideration of their real-time implementation details. The performance of a digital control system, besides the sampling period, depends on many variables, such as the control loop execution time, jitter, complexity of the control algorithm etc. In this paper attention is focused on the inter-action of the parameters of the scheduled tasks and on the performance of control loops closed with digital controller. A design approach that is based on the relative speed classification of the control system has been proposed. The approach is illustrated by the analysis of control systems developed for laboratory magnetic levitation process.
Źródło:
Journal of Automation Mobile Robotics and Intelligent Systems; 2009, 3, 1; 57-61
1897-8649
2080-2145
Pojawia się w:
Journal of Automation Mobile Robotics and Intelligent Systems
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System sterowania silnika srm z zastosowaniem układu fpga
Control system of SRM motor based on FPGA
Autorzy:
Pilecki, M.
Korkosz, M.
Powiązania:
https://bibliotekanauki.pl/articles/1197297.pdf
Data publikacji:
2018
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
Tematy:
SRM
FPGA
Artix-7
sterowanie prądowe
sterowanie napięciowe
PWM
sterowanie jednopulsowe
current control
voltage control
single-pulse control
Opis:
Paper describes the problem of 4-phase switched reluctance motor SRM 8/6 control. The motor control system was build based on Artix-7 XC7A35T-L1CSG324I FPGA module. The use of the FPGA makes possible implementation not only basic control methods, but also an advanced control methods which, for example, allow to increase the motor output constant power range. In paper only the basic control methods of 4-phase switched reluctance motor were presented. Conclusions related to implementation chosen control methods in FPGA based system were given.
Artykuł omawia zagadnienie sterowania pracą 4-pasmowego silnika reluktancyjnego przełączalnego SRM 8/6. Układ sterowania silnika został zbudowany na bazie układu FPGA Artix-7 XC7A35TL1CSG324I. Zastosowanie układu FPGA umożliwia realizację nie tylko podstawowych metod sterowania pracą silnika, ale również implementację zaawansowanych metod sterowania umożliwiających np. istotne poszerzenie zakresu pracy silnika ze stałą mocą wyjściową. W pracy ograniczono się do prezentacji podstawowych metod sterowania uruchomionych w układzie rzeczywistym czteropasmowego silnika reluktancyjnego przełączalnego. Zamieszczono wnioski dotyczące implementacji wybranych algorytmów sterowania w układzie sterowania z zastosowaniem układu FPGA.
Źródło:
Maszyny Elektryczne: zeszyty problemowe; 2018, 3, 119; 11-15
0239-3646
2084-5618
Pojawia się w:
Maszyny Elektryczne: zeszyty problemowe
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
System sterowania silnika SRM z zastosowaniem układu FPGA
Control of SRM motor based on FPGA
Autorzy:
Pilecki, Mariusz
Podskarbi, Grzegorz
Korkosz, Mariusz
Powiązania:
https://bibliotekanauki.pl/articles/302951.pdf
Data publikacji:
2019
Wydawca:
Wydawnictwo Druk-Art
Tematy:
SRM
FPGA
Artix-7
sterowanie prądowe
sterowanie napięciowe
PWM
sterowanie jednopulsowe
current control
voltage control
single-pulse control
Opis:
Artykuł omawia zagadnienie sterowania pracą 4-pasmowego silnika reluktancyjnego przełączalnego SRM 8/6. Układ sterowania silnika został zbudowany na bazie układu FPGA Artix-7 XC7A35T-L1CSG324I. Zastosowanie układu FPGA umożliwia nie tylko realizację podstawowych metod sterowania pracą silnika, ale również implementację zaawansowanych metod sterowania, umożliwiających np. istotne poszerzenie zakresu pracy silnika ze stałą mocą wyjściową. W pracy ograniczono się do prezentacji podstawowych metod sterowania uruchomionych w układzie rzeczywistym czteropasmowego silnika reluktancyjnego przełączalnego. Zamieszczono wnioski dotyczące implementacji wybranych algorytmów sterowania w układzie sterowania z zastosowaniem układu FPGA.
Paper describes the problem of 4-phase switched reluctance motor SRM 8/6 control. The motor control system was build based on Artix-7 XC7A35T-L1CSG324I FPGA module. The use of the FPGA makes possible implementation not only basic control methods, but also an advanced control methods which, for example, allow to increase the motor output constant power range. In paper only the basic control methods of 4-phase switched reluctance motor were presented. Conclusions related to implementation chosen control methods in FPGA based system were given.
Źródło:
Napędy i Sterowanie; 2019, 21, 4; 80-85
1507-7764
Pojawia się w:
Napędy i Sterowanie
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Specjalizowane rekonfigurowalne sterowniki poziomu lokalnego w inteligentnych systemach transportowych ITS
Specialized reconfigurable controllers of local level in ITS
Autorzy:
Kawalec, P.
Powiązania:
https://bibliotekanauki.pl/articles/155097.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sterowanie ruchem drogowym
sterowniki obszarowe
FPGA
SoC
control traffic
controllers area
Opis:
W artykule przedstawiono możliwość wykorzystania specjalizowanych sterowników ruchu drogowego, zaimplementowanych w układach FPGA, nie tylko na poziomie lokalnym, lecz również w sterowaniu obszarowym, a więc w zakresie właściwych ITS. Na przykładzie rzeczywistego obszaru sterowania, obejmującego kilka skrzyżowań, zaprezentowano proces specyfikacji, syntezy i implementacji takich sterowników w technice SoC.Dla konkretnego układu FPGA przytoczono raporty z wykorzystania zasobów i uzyskanych parametrów czasowych sterownika obszarowego.
In contrast to industrial process control systems, the achievements of contemporary electronics of the last several years, such as work-ing out hardware description language HDL, and accessibility of programmable logic devices FPGA have not been used in designing control devices of local level of ITS [4] up to the present moment. The paper presents an original methodology for design of new class local controllers of road traffic in railway traffic control implemented in programmable logic devices. The research results obtained at the Faculty of Transport (Warsaw University of Technology) of specialized prototypes of single-system reconfiguration controllers SoC show that the operating speed of such controllers exceeds the speed of currently used microprocessor controllers by hundreds of thousands times, with the improvement of reliability parameters by hundreds of times. It has been shown that the proposed class of specialized controllers can be used not only on the local level, but they can also be used for area controlling, encompassing several crossroads. The process of specification, synthesis and implementation of such a controller in SoC technology has been presented for a sample area of three neighboring crossroads (Figs.1 and 2). The example presented shows that specialized reconfigured road traffic controllers implemented in FPGA (Fig. 3)devices can be used not only on the local level, but also on area controlling level, and so in ITS.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 848-850
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Metoda syntezy mikroprogramowanego układu sterującego z rozszerzonym formatem mikroinstrukcji
Synthesis method for CMCU with extended microinstruction format
Autorzy:
Barkalov, A. A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/154329.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
CPLD
FPGA
compositional microprogram control unit (CMCU)
CMCU
Opis:
W artykule przedstawiono metodę syntezy mikroprogramowanego układu sterującego ze wspólną pamięcią i rozszerzonym formatem mikroinstrukcji. Metoda jest zorientowana na zmniejszenie rozmiaru układu adresowego poprzez umieszczenie kodów klas łańcuchów pseudorównoważnych w pamięci sterującej. Uzyskuje się w ten sposób uproszczenie funkcji przejść części adresowej układu, co przekłada się na redukcję zasobów sprzętowych potrzebnych do implementacji jednostki sterującej w układach programowalnych typu CPLD i FPGA. W artykule zamieszczono wprowadzenie teoretyczne, przykład zastosowanie metody oraz wyniki badań uzyskane podczas syntezy testowych sieci działań przy użyciu oprogramowania Xilinx ISE 10.2 dla układów Xilinx Virtex II. Na postawie uzyskanych wyników można stwierdzić, że dla liniowych sieci działań uzyskuje się średnią redukcję rozmiaru układu na poziomie około 50% w porównaniu do podstawowego wariantu mikroprogramowanego układu sterującego.
The paper presents a new synthesis method of Compositional Microprogram Control Unit (CMCU) with Common Memory and Extended Microinstructions for programmable logic devices such as CPLD and FPGA. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [3]. The problem of optimization of CU is still actual in computer science and it solution allows decreasing the cost of the system [2]. The proposed method is oriented on reduction of CMCU addressing circuit hardware by placing pseudoequivalent class codes in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [2]. When class codes are stored in the control memory, the transition function is simplified and the addressing circuit hardware amount is reduced compared with the CMCU base structure. The method can be applied when control algorithm to be implemented is linear i.e. the number of operational vertices exceeds the 75% of total number of vertices of Graph Scheme of Algorithm (GSA) to be implemented. The research results show that use of the method for tested GSAs gives on average 50% decrease in hardware amount in comparison with CMCU base structure (Tab. 4). The results were obtained in Xilinx ISE. The CMCU models were generated by our software and described in VHDL.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 488-490
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Rozproszona architektura systemu pomiarowo - sterującego opartego na układach FPGA dla eksperymentu FLASH
The distributed architecture of the control and measurement system based on FPGA chips for FLASH experiment
Autorzy:
Jałmużna, W.
Antoniewicz, A.
Powiązania:
https://bibliotekanauki.pl/articles/156226.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
laser FLASH
system sterowania akceleratora
FLASH laser
accelerator control system
Opis:
Rosnące możliwości i dostępność układów FPGA na rynku elektronicznym sprawiają, że coraz częściej są one używane w aplikacjach wymagających dużych, równoległych mocy obliczeniowych oraz opóźnień rzędu kilkudziesięciu nanosekund. Systemy pomiarowo - sterujące w eksperymentach fizyki wysokich energii coraz częściej oparte są na systemach elektronicznych z tymi układami. Pełnią one nie tylko funkcje obliczeniowe i integrujące uruchamiane algorytmy, ale także umożliwiają łatwe użycie dostępnych urządzeń zewnętrznych. Oprócz dużej mocy obliczeniowej, aplikacje te wymagają również użycia kilkudziesięciu kanałów analogowych. Z tego powodu nie jest możliwe zintegrowanie kompletnego systemu na jednej płycie drukowanej (PCB). Prezentowany artykuł opisuje architekturę skalowalnego, rozproszonego systemu pomiarowo-sterującego opartego na układach FPGA, który wyposażony jest w kilkadziesiąt kanałów analogowych. Komunikacja między poszczególnymi elementami tego systemu wykorzystuje optyczne łącza światłowodowe. Został on przetestowany oraz użyty w akceleratorze liniowym będącym częścią lasera nadfioletowego FLASH (Free Electron Laser in Hamburg) jako szkielet sterownika LLRF (Low Level Radio Frequency) dla 24 wnęk nadprzewodzących.
The availability and the computation power provided by FPGA chips is constantly increasing. Currently it can be compared to a computation power of modern DSP chips. This makes FPGA chips natural choice for flexible applications which require large amounts of parallel computation power together with the low latency of executed algorithms. The control and measurement systems for high energy physics experiments (HEP) are executed on electronic boards based on these chips. FPGAs not only execute necessary algorithms, but also provide drivers for used peripherals and communication links. Additionally HEP experiments require usage of large number of analogue channels. Therefore it is not possible to create such a system using single PCB board. The paper describes the architecture of the flexible and scalable distributed system based on FPGA chips, which integrates tens of analogue input channels. The communication amongst the boards is using dedicated RocketIO blocks and optical fibre links. The system was tested and used in the linear accelerator which is part of FLASH experiment as the framework for LLRF (Low Level Radio Frequency) controller for 24 superconducting cavities.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 546-549
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Development of research engine control unit using FPGA - based embedded control system
Autorzy:
Anand, B. P.
Saravanan, C. G.
Powiązania:
https://bibliotekanauki.pl/articles/246480.pdf
Data publikacji:
2012
Wydawca:
Instytut Techniczny Wojsk Lotniczych
Tematy:
ECU
RECU
engine control algorithm
LabVIEW
virtual instrumentation
FPGA
fuel map
automotive sensor
Opis:
Though the Electronic Control Unit (ECU) systems are wide use in modern vehicles, they are manufactured by a few companies and supplied to engine manufacturers. Automotives with factory made ECUs designed to maximize the performance while minimize cost. However, factory made ECUs (FECU) have closed software and hardware. The control gain, lookup tables, and constants used in the algorithms are also calibrated for a particular engine design. Unlike the carburettor, these systems cannot be opened and studied under different operating conditions to determine their characteristics and how they influence the performance of an engine. They can be used as black boxes and work only at specified modes as determined by their electronic control unit (ECU) and more over the algorithms and their implementation are maintained as trade secret by the developers. In the research work, it often becomes necessary to study parameters like injection duration, injection timing, sensor responses etc. to ascertain their effects. Thus in such cases the factory made ECU supplied with the injection system cannot be used. The required need is fulfilled by developing a customized electronic controller that would be suitable for studying the variations at engine operating points. The project involved the development of a research ECU (RECU) using reconfigurable field programmable gate arrays (FPGA) based embedded control system for a four-stroke port fuel injected gasoline engine. A calibrated fuel map is generated for various operating points of the engine using virtual instrumentation (VI) based software while simulating functions of sensors. From the mapping, the fuel injection time and fuel delivery quantity is estimated for the required running conditions of the engine. The developed Research Electronic Control Unit (RECU) could reveal gasoline engine performance in particular for research-based applications as it involves frequent programme development and control implementations.
Źródło:
Journal of KONES; 2012, 19, 3; 9-18
1231-4005
2354-0133
Pojawia się w:
Journal of KONES
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
FPGA emulator of switched reluctance motor in a FIL structure
Autorzy:
Fabiański, B.
Powiązania:
https://bibliotekanauki.pl/articles/377363.pdf
Data publikacji:
2016
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
FPGA
FIL
rapid prototyping
modelling
SRM
HDL coder
control system
electric drive
cosimulation
Opis:
The use of FPGA platform in power section emulation of switched reluctance motor is presented in the article. Emulation of the power part gives many advantages in the means of rapid prototyping. Power section of the electric drive is expensive and thus need to be protected from damage. Evaluating of complicated control algorithms gives a risk to damage in the real system even if some simulation tests were made before. Introducing FPGA in the loop gives opportunity to minimize such a failure. FIL system would be time efficient when using new features of CAD/CAM simulation systems that are able to convert selected part of the system model to the FPGA environment. The article presents this process in the example of SRM drive. Model equation and its block structure are introduced. Then the way to the FIL implementation in details is shown with appropriate IDE configuration, block model adaptation and run example.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2016, 87; 289-300
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Kodowanie klas POLC w mikroprogramowanych układach sterujących
The encoding of POLC classes in microprogram control units
Autorzy:
Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/156383.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układ mikroprogramowany
współdzielenie kodów
łańcuch bloków operacyjnych
układ FPGA
tablica LUT
osadzony blok pamięci
microprogram control unit
code sharing
FPGA
LUT
embedded memory
Opis:
W artykule przedstawiono rezultaty syntezy sześciu struktur układów mikroprogramowanych (CMCU), które wykorzystują koncepcję podziału zbioru łańcuchów operacyjnych na klasy łańcuchów pseudorównoważnych (POLC). Przedstawione w pracy struktury układów mikroprogramowanych są przeznaczone przede wszystkim do zastosowania w układach FPGA. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca jest implementowana z użyciem osadzonych bloków pamięci. Badania przeprowadzono dla czterech popularnych kodowań stanów: kodowania binarnego, kodowania one-hot, kodowania Gray'a oraz kodowania Johnson'a.
The paper presents new synthesis results of six structures of a compositional microprogram control unit (CMCU) targeted mainly at FGPAs. The structure of CMCU consist of two main parts: a control memory and an addressing circuit. The control memory stores microinstructions which are sent to the data path. The addressing circuit is responsible for selecting a microinstruction from the control memory. The addressing part of the CMCU is implemented using LUT tables, while the control memory is implemented using embedded memory blocks (EMB). Partitioning the set of operational linear chains (OLC) into pseudoeqivalent classes of chains (POLC) is used in all structures to reduce the size of the CMCU addressing part. The codes of POLCs are stored in the control memory by extending the microinstruction format or by inserting additional control microinstructions (Figs. 2, 3 and 4). The CMCU structures were tested using linear graph-schemes of the algorithm (see Tab. 1). The synthesis was made in Xilinx ISE and Altera Quartus for FPGA and CPLD devices. The synthesis results (Figs. 5 and 6) show that the size of the combinational part for the tested CMCU structures can be reduced by 20% to 50% depending on the CMCU structure (when compared to the base structure - average results). The results also show that the natural binary encoding and Gray's encoding are best for POLC classes. Both encodings give the smallest size of the addressing part and require less control memory space.
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 1, 1; 97-100
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zastosowanie układów reprogramowalnych FPGA w projekcie "Inteligentny Dom"
Application of reprogrammable devices FPGA based on Smart Home project
Autorzy:
Stefanowicz, Ł.
Wiśniewski, R.
Węgrzyn, M.
Powiązania:
https://bibliotekanauki.pl/articles/156687.pdf
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
FPGA
układy reprogramowalne
inteligentny dom
Android
Windows Mobile
sterowanie zdalne
system sterowania
reprogrammable devices
intelligent house
remote control
control system
Opis:
W artykule zaprezentowano zastosowanie układów reprogramowalnych FPGA do zdalnego sterowania elementami wyposażenia domu. Wykorzystano rozwiązania zdalne w oparciu o najnowsze technologie: Android, Windows Mobile. W referacie przedstawiono architekturę zaproponowanego systemu, możliwości oraz podstawowe funkcjonalności, a także porównano z innymi systemami tego typu. Opisywany system został zaprezentowany podczas masowych imprez popularyzujących najnowsze rozwiązania techniczne (Międzynarodowy Piknik Naukowy, Festiwale Nauki, itp.).
The paper presents application of reprogrammable devices (FPGAs) in a Smart House project. The aim of the proposed system was to create an "intelligent" platform that permitted to control various elements of a Smart Building; like home appliances, temperature control, lightning, window and door operations, etc. The management of the whole system can be performed remotely via the Internet, a local area network or Mobile (GSM). An FPGA device is the most important part of the presented solution. It is the "heart" of a system and its role is to execute proper commands in order to control the devices and elements of the Smart House (Smart Building). The system can be managed via mobile devices (mobile computers, phones, tablets) that are based on various operating systems (Android, Windows Mobile, Symbian). The communication between the FPGA and mobile devices is encrypted. To achieve better encryption performance, the modified digital signature algorithm was implemented. The proposed system was compared with existing solutions. The main concept of the presented system was not to replace other Smart House projects but to co-operate with them. It is one of the further tasks that can be performed to extend the system performance. The preliminary results of experiments are given. The described system was introduced during mass events popularizing the latest technology (International Scientific Picnic in Warsaw in 2011; Festival of Science, Zielona Gora 2010, 2011, etc.).
Źródło:
Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 614-616
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
The control of fan speed using FPGA boards
Sterowanie prędkością wentylatora przy użyciu bezpośrednio programowalnej macierzy bramek (FPGA)
Autorzy:
Daboul, M.
Nouman, Z.
Powiązania:
https://bibliotekanauki.pl/articles/408300.pdf
Data publikacji:
2014
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
fan speed control
FPGA
PWM
VHDL
digital temperature sensor
sterowanie prędkością wentylatora
cyfrowy czujnik temperatury
Opis:
This article describes the implementation of a DC fan controller using a field-programmable gate array (FPGA). Hardware description language (VHDL) is used to design and implement the processor of this controller. The processor is composed of a memory block that has a function of generation a Look up Table (LUT). Data saved in the memory block are used to generate a triangular signal. A carried signal can be added. This signal can be generated from digital temperature sensors. A comparator compares between the triangular signal and the carried signal to generate a Pulse-Width Modulation (PWM) output that controls the fan speed. The fan speed depends on the digital temperature sensor output. When the output signal of the sensor equals the output of the triangular wave, the fan speed is maximal and the temperature is high. This design requires a FPGA board and software ISE 14.4.
Artykuł przedstawia implementację sterownika DC wentylatora używając bezpośrednio programowalnej macierzy bramek - FPGA (ang. Field programmable gate array). Język VHDL (ang. Very High Speed Integrated Circuits Hardware Description Language ) użyto do projektowania i implementacji procesora tego kontrolera. Procesor składa się z bloku pamięci, mającej funkcję generowania struktury nazywanej tablicą (ang. Look up Table – LUT). Dane zapamiętane w bloku pamięci używane są do generowania przebiegów trójkątnych. Komparator porównuje sygnał użyteczny, ten wygenerowany przez cyfrowy czujnik temperatury, z sygnałem trójkątnym, aby sygnał wyjściowy modulowany szerokością impulsu (ang. PWM) regulował prędkość wentylatora. Prędkość wentylatora zależy od sygnału wyjściowego z cyfrowego czujnika temperatury. Kiedy sygnał wyjściowy czujnika jest równy fali trójkątnej, wtedy prędkość wentylatora jest maksymalna a temperatura jest wysoka. Takie projektowanie wymaga FPGA i software ISE 14.4.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2014, 3; 54-57
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 26

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies