Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "language systems" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-10 z 10
    Tytuł:
    Instruction driven CPU in the FPGA structure
    Autorzy:
    Gracki, K.
    Pawłowski, M.
    Skorupski, A.
    Szymański, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/114606.pdf
    Data publikacji:
    2016
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    processor
    FPGA systems
    VHDL language
    Opis:
    The paper presents the design of processors embedded in an FPGA structure. The type of processor is determined by the preset instruction list. Each instruction is implemented as one functional block attached to a common bus. The processor contains two additional blocks: one contains a common register block and second is responsible for the fetch of the instruction from the program memory. To design the processor, one can choose the instruction set from the library of instructions components. The library is a set of VHDL descriptions of all possible instructions.
    Źródło:
    Measurement Automation Monitoring; 2016, 62, 5; 169-171
    2450-2855
    Pojawia się w:
    Measurement Automation Monitoring
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Metodyka wykorzystania UML w projektowaniu mechatronicznym
    Using UML in Design of Mechatronic Systems
    Autorzy:
    Mrozek, Z.
    Powiązania:
    https://bibliotekanauki.pl/articles/152454.pdf
    Data publikacji:
    2002
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    projektowanie mechatroniczne
    język UML
    mechatronika
    mechatronic systems
    Unified Modelling Language (UML)
    Opis:
    Przekazywanie informacji odgrywa istotną rolę w działaniu urządzeń mechatronicznych i może być łatwo przedstawione na diagramie UML. Zdaniem autora, terminologia i notacja używana w UML może być zaadoptowana do projektowania interdyscyplinarnych systemów mechatronicznych oraz jako narzędzie do sporządzania dokumentacji na wszystkich etapach projektowania.
    Information transfer plays an important role in operation of mechatronic system. This can be easily presented on UML (Unified Modelling Language) diagrams. Author believes that terminology and notation of visual modelling with UML can be adopted as common language for design of the mechatronic systems and as documentation total on every design phase.
    Źródło:
    Pomiary Automatyka Kontrola; 2002, R. 48, nr 1, 1; 25-28
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    PAI/IB - agent-based Polish natural language interface to the control system of an intelligent building
    PAI/IB - agentowy interfejs w języku naturalnym do systemu sterowania inteligentnym budynkiem
    Autorzy:
    Pechmann, P.
    Czapiewski, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/156102.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    interfejs w języku naturalnym
    systemy agentowe
    systemy zarządzania budynkiem
    natural language interfaces
    agent-based systems
    building management systems
    Opis:
    One of the key aspects of building management systems is the possibility of easy and convenient control of different system components. Standard solutions available in commercial building management systems use either stationary devices, with the menu of a complex structure, or provide access only to the local parts of the system. Neither solution tend to be particularly convenient. An answer to the problem can be an interface based on the user's natural language queries and commands. This papers presents such a model, called PAI/IB, for Polish natural language.
    Jedną z ważniejszych kwestii związanych z systemami zarządzania budynkiem jest zapewnienie wygodnego sposobu sterowania poszczególnymi składowymi systemu. Standardowo stosowane rozwiązania nie są zbyt wygodne, gdyż albo nie są mobilne i mają złożoną strukturę menu (terminale komputerowe), albo zapewniają dostęp wyłącznie do lokalnych składowych systemu (piloty). Rozwiązaniem pozbawionym tych wad wydaje się być sprzęg użytkownika bazujący na poleceniach i zapytaniach w języku naturalnym, umożliwiający swobodne wyrażanie poleceń zapewniających kontrolę nad wszystkimi składowymi budynku. W publikacji przedstawiono rozwiązanie tego typu opracowane dla języka polskiego i nazwane PAI/IB. Prezentowany model agentowy zakłada możliwość komunikacji lokalnej lub zdalnej za pośrednictwem różnych, dobrze znanych i łatwych w użyciu kanałów (głos, sms, komunikator internetowy, e-mail), także dwukierunkowej (polecenia, zapytania). System rozpoznaje żądania nieprecyzyjne i prowadzi dialog z użytkownikiem w celu ich doprecyzowania. Modularna architektura zapewnia możliwość integracji z systemem zarządzania budynkiem niezależnie od standardu, w jakim został zrealizowany oraz rozbudowę o nowe kanały komunikacyjne. Testy zrealizowanego prototypu potwierdziły skuteczność i funkcjonalność opracowanego modelu w zakresie wydawania poleceń i zapytań oraz poprawnej obsługi poleceń nieprecyzyjnych.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 10, 10; 851-855
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Introduction to Alvis modelling language
    Wprowadzenie do języka modelowania Alvis
    Autorzy:
    Szpyrka, M.
    Matysik, P.
    Mrówka, R.
    Witalec, W.
    Baniewicz, J.
    Balicki, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/152699.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    język modelowania Alvis
    formalna weryfikacja
    systemy wbudowane
    Alvis language
    formal verification
    embedded systems
    Opis:
    Alvis is a novel modelling language designed for embedded systems. It combines both high level programming language used to define agents behaviour with hierarchical graphical modelling language used to define interconnections between agents. The paper presents a survey of the most important features of the language.
    Alvis jest nowym językiem modelowania przeznaczonym do rozwijania systemów wbudowanych. Łączy w sobie cechy języków programowania wysokiego poziomu z hierarchicznym językiem modelowania połączeń między agentami. Podstawowym elementem języka Alvis są agenty, które mogą działać współbieżnie, komunikować się ze sobą, czy też współzawodniczyć o zasoby dzielone. Dynamika poszczególnych agentów jest opisywana w warstwie kodu używającej do tego celu języka programowania wysokiego poziomu (połączenie natywnych konstrukcji języka Alvis i języka funkcyjnego Haskell). W warstwie graficznej definiowane są połączenia między agentami wskazujące, które agenty się ze sobą komunikują i jaki jest kierunek tej komunikacji. Warstwa ta ma postać grafu hierarchicznego, co pozwala rozwijać systemu wbudowane metodą od ogółu do szczegółu lub odwrotnie. Formalną reprezentacjąmodelu w języku Alvis jest graf LTS (Labelled Transition System), który reprezentuje wszystkie osiągalne stany i przejścia między nimi. Graf ten jest stosowany do formalnej weryfikacji modelu. Artykuł zawiera przegląd najistotniejszych cech języka Alvis.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 9, 9; 1086-1089
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie języka VHDL do badania złożonych sieci zestykowych
    Application of VHDL language to research complex contact networks
    Autorzy:
    Kawalec, P.
    Kotliński, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/156250.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterowanie ruchem kolejowym
    modelowanie
    układy przekaźnikowe
    język VHDL
    railway traffic control
    modelling
    relay systems
    VHDL language
    Opis:
    W artykule przedstawiono zagadnienia zastosowania języka opisu sprzętu VHDL do analizy obwodów przekaźnikowych stosowanych w sterowaniu ruchem kolejowym. Przedstawiona metoda modelowania sieci zestykowych pozwala na analizę hazardu statycznego i dynamicznego występujących w rzeczywistych obwodach przekaźnikowych. Po zamodelowaniu poszczególnych elementów tworzony jest model całej sieci zestykowej blokady samoczynnej, który następnie jest badany z wykorzystaniem symulatorów logicznych.
    The article presents issues concerning the application of hardware description language VHDL to the analysis of relay systems used in railway traffic control. The modelling of contact networks method presented allows for the analysis of static and dynamic hazard which appears in real relay systems. After modelling particular elements, the model of the whole contact network of automatic interlocking is created, which is then tested with the use of logical simulators.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 529-531
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Szybka filtracja portów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
    High-speed network port filtering in a hardware Firewall security system
    Autorzy:
    Twardy, M.
    Sułkowski, G.
    Wiatr, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/151917.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy bezpieczeństwa informatycznego
    układy programowalne
    języki opisu sprzętu
    Ethernet
    firewall
    IT Security Systems
    programmable logic
    hardware description language
    Opis:
    W niniejszym artykule autorzy przedstawiają wyniki prac badawczych związanych z budową sprzętowego klasyfikatora portów sieciowych. Opracowana koncepcja filtru portów opiera się na wykorzystaniu elementarnych pamięci RAM16X1D dostępnych w układach FPGA z rodziny Virtex firmy Xilinx. Uzyskana wydajność przetwarzania danych, przekraczająca 160 milionów pakietów na sekundę oraz pozytywnie rezultaty wstępnych testów praktycznych, stwarzają możliwości zastosowania rozwiązania we współczesnych sieciach teleinformatycznych o dużych przepustowościach.
    The paper presents the results of practical realization of the network ports classifier based on cascades of RAM16X1D memory available in Xilinx Virtex FPGA chips. The first section introduces a packet classification subject. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The network port filter architecture (shown in Fig. 2) assumed by the authors is discussed in the section 3. The section 4 contains details concerning the basic filtering element functionality and implementation method. The last section summarizes the results obtained. The new architecture of the ports classifier based on RAM16X1D storage elements adopted by the authors allows achieving the high speed data processing. The estimated maximum operating frequency for the ports filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 615-617
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Implementacja systemu bezpieczeństwa typu Firewall dla potrzebsieci Ethernet w oparciu o układy reprogramowalne FPGA
    Implementation of the Ethernet Firewall security system in FPGA programmable logic
    Autorzy:
    Sułkowski, G.
    Twardy, M.
    Wiatr, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/152863.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy bezpieczeństwa informatycznego
    układy programowalne
    języki opisu sprzętu
    Ethernet
    firewall
    information security systems
    programmable logic
    hardware description language
    Opis:
    W artykule omówiono prace badawcze dotyczące budowy sprzętowego systemu bezpieczeństwa typu Firewall dla ochrony zasobów w sieci Ethernet. Implementacja takiego systemu w układach programowalnych FPGA z jednej strony uniemożliwi jakiekolwiek włamania do systemu bezpieczeństwa, z drugiej natomiast rekonfigurowalność układu FPGA pozwoli na łatwe modyfikacje tego systemu, w tym także modyfikacje zdalne. Opracowywany system bezpieczeństwa typu Firewall, implementowany w układzie programowalnym FPGA, wpisuje się w aktualny nurt badań światowych nad budową zasobów rozbudowanych elementów bibliotecznych typu IP Cores, przeznaczonych do projektowania rozbudowanych systemów obliczeniowych.
    In this document authors discuss current stage of their work focused on firewall security system implemented in FPGA technology and dedicated for Ethernet LAN. The FPGA technology ensures high security level and can protect from hackers attack. On the other hand, the FPGA technology allow in simple way to change the firewall configuration and settings via the remote reconfiguration mechanisms. Authors hope that designed security system will be widely used as an IPCore library element in large computing systems.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 114-116
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Filtrowanie adresów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
    Network address filtering in a hardware Firewall security system
    Autorzy:
    Twardy, M.
    Sułkowski, G.
    Wiatr, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/154319.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy bezpieczeństwa informatycznego
    układy programowalne
    języki opisu sprzętu
    Ethernet
    firewall
    IT Security Systems
    programmable logic
    hardware description language
    Opis:
    W niniejszym artykule zaprezentowano wyniki praktycznej realizacji sprzętowego klasyfikatora adresów sieciowych opartego o dedykowaną pamięć TCAM (ang. Ternary Content-Addressable Memory). Opracowana metoda implementacji pamięci TCAM charakteryzuje się dużą szybkością pracy oraz znacznie efektywniejszym wykorzystaniem zasobów układów FPGA w porównaniu do komercyjnych wersji oferowanych przez firmę Xilinx.
    The paper presents the results of practical realization of a network address and protocol type classifier based on Ternary Content-Addressable Memory (TCAM). The first section deals with a subject of packet classification. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The address filter architecture (shown in Fig. 2) assumed by the authors is discussed in the third section. The fourth section contains some details concerning the TCAM cells array functionality and implementation method. The last section summarizes the results obtained. The new TCAM architecture based on RAM16X1S storage elements adopted by the authors is much more effective than the commercial solution generated by the Xilinx COREGenerator software. The device resources requirements are over two times lower than the resources required by the COREGenerator version. This significant reduction causes improvements in overall timing characteristics. The estimated maximum operating frequency for the address and protocol type filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 479-481
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Implementacja standardu sieci Ethernet IEEE 802.3 w układach FPGA na potrzeby systemu bezpieczeństwa typu Firewall
    IEEE 802.3 Ethernet standard implementation in FPGA logic to the needs of the Firewall security system
    Autorzy:
    Sułkowski, G.
    Twardy, M.
    Wiatr, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/155733.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy bezpieczeństwa informatycznego
    układy programowalne
    języki opisu sprzętu
    Ethernet
    firewall
    information security systems
    programmable logic
    hardware description language
    Opis:
    W artykule omówiono wyniki implementacji standardu sieci Ethernet IEEE 802.3 w układach reprogramowalnych FPGA. Autorzy prezentują przyjętą formułę dekompozycji kontrolera sieciowego dokonując równocześnie charakterystyki poszczególnych modułów opisanych za pomocą języka VHDL w odniesieniu do wymogów stawianych przez standard. Przeprowadzone prace stanowią pierwszy etap realizacji projektu ba-dawczego zmierzającego do opracowania w pełni sprzętowego systemu bezpieczeństwa typu Firewall. To nowatorskie podejście ma na celu stworzenie rozwiązania o wysokiej odporności na włamania oraz o dużej elastyczności wewnętrznej architektury, pozwalającej wykorzystać oferowane przez technologię FPGA możliwości rekonfiguracji zasobów sprzętowych.
    The article describes results of the Ethernet IEEE802.3 implementation in FPGA chip. Authors present applicated decomposition model of the Ethernet controller and characterize each of the sub-module created in VHDL language. Executed work is the first stage of the research project being intended to full hardware implementation of the firewall security system using FPGA technology. The goal of this innovatory approach is to prepare high security system with high inter-module flexibility with opportunities involved by FPGA recon-figuration functionality.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 30-32
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Weryfikacja reguł bezpieczeństwa wspomagana mechanizmami pamięci podręcznej w sprzętowej implementacji systemu bezpieczeństwa typu firewall
    Security rules verification mechanism supported by local cache memory for the hardware Firewall security system
    Autorzy:
    Sułkowski, G.
    Twardy, M.
    Wiatr, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/156198.pdf
    Data publikacji:
    2008
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy bezpieczeństwa informatycznego
    układy programowalne
    języki opisu sprzętu
    firewall
    pamięci podręczne
    potokowość
    przetwarzanie równoległe
    information security systems
    programmable logic
    hardware description language
    firewal
    packet classification algorithms
    cache memory
    pipelining
    parallel processing
    Opis:
    W niniejszym artykule autorzy dokonują przeglądu istniejących algorytmów klasyfikacji pakietów celem adaptacji najodpowiedniejszego spośród nich dla potrzeb budowanego systemu zabezpieczeń sieciowych klasy Firewall. Równocześnie prezentują koncepcje zwiększenia całkowitej wydajności proponowanego rozwiązania poprzez zastosowanie dodatkowych mechanizmów wykorzystujących m.in. pamięci podręczne, potokowość oraz zrównoleglenie przetwarzania danych.
    In this paper authors present their research into the actual state of the hardware implemented packet classification algorithms for the adaptation into their implementation of the hardware Firewall security system. The paper also describes the idea of enhancing the overall processing efficiency by using additional mechanisms like local cache memory, pipelining and parallel processing.
    Źródło:
    Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 511-513
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-10 z 10

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies