Zastosowanie języka VHDL do badania złożonych sieci zestykowych

W artykule przedstawiono zagadnienia zastosowania języka opisu sprzętu VHDL do analizy obwodów przekaźnikowych stosowanych w sterowaniu ruchem kolejowym. Przedstawiona metoda modelowania sieci zestykowych pozwala na analizę hazardu statycznego i dynamicznego występujących w rzeczywistych obwodach przekaźnikowych. Po zamodelowaniu poszczególnych elementów tworzony jest model całej sieci zestykowej blokady samoczynnej, który następnie jest badany z wykorzystaniem symulatorów logicznych.

The article presents issues concerning the application of hardware description language VHDL to the analysis of relay systems used in railway traffic control. The modelling of contact networks method presented allows for the analysis of static and dynamic hazard which appears in real relay systems. After modelling particular elements, the model of the whole contact network of automatic interlocking is created, which is then tested with the use of logical simulators.