Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "CMOS" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-5 z 5
    Tytuł:
    Fractal geometries in lateral flux capacitor design – experimental results
    Fraktale w projektowaniu kondensatorów z poprzeczną pojemnością – wyniki pomiarów
    Autorzy:
    Kocanda, P.
    Kos, A
    Gołda, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/407780.pdf
    Data publikacji:
    2015
    Wydawca:
    Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
    Tematy:
    capacitors
    CMOS integrated circuit
    fractals
    kondensatory
    układy scalone CMOS
    fraktale
    Opis:
    Capacitance density is increased when lateral flux structures are used in CMOS technologies compared to classic parallel-palate capacitors. Lateral-flux capacitors where designed based on three different fractal geometries. Capacitors are designed with and without special MMC metal layer available in some CMOS technologies for capacitor design. For theoretical analysis verification a special ASIC has been designed and fabricated in UMC 0.18um technology. Presented result are obtained by measurement of 5 ICs. Some capacitor structures have much higher capacitance density than classic parallel-plates capacitor without MMC layer. Few presented structures have higher capacitance density than parallel-plate capacitor made with MMC layer. Capacitors have small process parameters spread.
    W porównaniu do klasycznych kondensatorów z równoległymi okładkami użycie struktur z poprzeczną pojemnością pozwala na zwiększenie gęstości pojemności przy projektowaniu kondensatorów w technologiach CMOS. Kondensatory z poprzeczną pojemnością zostały zaprojektowane na bazie trzech rożnych fraktali. Struktury kondensatorów zostały zaprojektowane z i bez użycia specjalnej warstwy metalu MMC, dostępnej w niektórych technologiach CMOS, do projektowania kondensatorów. Do sprawdzenia teoretycznych rozważań specjalny układ ASIC został zaprojektowany i wykonany w technologii UMC 0.18um. Przedstawione wyniki są efektem pomiarów 5 układów scalonych. Niektóre struktury kondensatorów mają dużo większą gęstość pojemności niż klasyczne kondensatory bez warstwy MMC. Niewiele zaprojektowanych struktur ma większą gęstość pojemności niż kondensatory klasyczne z warstwą MMC. Rozrzut parametrów kondensatorów jest niewielki.
    Źródło:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2015, 2; 6-9
    2083-0157
    2391-6761
    Pojawia się w:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projekt układu elektroniki front-end do odczytu detektorów pikselowych oparty na strukturze inwertera
    The design of readout front-end electronics for pixel detector based on inverters
    Autorzy:
    Kleczek, R.
    Otfinowski, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/407992.pdf
    Data publikacji:
    2012
    Wydawca:
    Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
    Tematy:
    elektronika niskoszumna
    układ CMOS elektroniki odczytu front-end
    low noise electronics
    CMOS front-end readout
    Opis:
    Minimalizacja zajmowanej powierzchni krzemu przy jednoczesnym zachowaniu funkcjonalności układu oraz minimalizacja poziomu rozpraszanej mocy i szumów własnych to wymagania stawiane nowoczesnym systemom odczytowym elektroniki front-end. Prezentujemy elektronikę front-end dedykowaną do odczytu detektorów pikselowych zaimplementowaną w dwóch technologiach submikronowych (180 nm i 130 nm CMJS). Zaprojektowany układ charakteryzuje się niskim poziomem rozpraszanej mocy P = 13 žW, niskimi szumami własnymi ENC = 59e rms oraz zajmuje niewielką powierzchnię krzemu A = 850 žm2.
    Minimization of the silicon occupied area and maintenance both fonctionality and analog parameters of readout front-end electronics at desirable level at same lime are very challenging in the modern pixel applications. We present the design of readout front-end electronics dedicated for pixel detectors based on an inverter amplifier implemented in two submicron technologies (130 nm and 180 nm CMOS). it is characterized by very low power dissipation level P = žW, low noise performance ENC = 59e rms and small occupied chip area A = 850žm2.
    Źródło:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2012, 3; 47-50
    2083-0157
    2391-6761
    Pojawia się w:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Thermal analysis of CMOS voltage-controlled oscillators
    Analizy termiczne generatorów przestrajanych napięciem
    Autorzy:
    Frankiewicz, M.
    Kos, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/408120.pdf
    Data publikacji:
    2012
    Wydawca:
    Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
    Tematy:
    VCO
    układy rezonansowe
    generatory pierścieniowe
    CMOS
    temperatura
    LC
    RO
    temperature
    Opis:
    The paper presents impact of chip temperature on frequency generated by Voltage-Controlled Oscillators. Three different CMOS structures have been tested. Resonant cross-coupled oscillator was designed and fabricated in AMS 0.35 žm (3.3 V) technology and has at ambient temperature the frequency range from 2.2 to 2.5 MHz. Two different ring oscillators were designed in UMC 0.18 žm (1.8 V) technology and have at ambient temperature the frequency range respectively from 0.6 to 2.8 GHz and from 0.4 to 1.9 GHz. All circuits were designed using full-custom technique. Influence of temperature to tuning range and power consumption has been investigated.
    Artykuł przedstawia wpływ temperatury na działanie generatorów przestrajanych napięciem VCO. Przebadane zostały trzy różne struktury układów CMOS. Generator rezonansowy został zaprojektowany i sfabrykowany w technologii AMS 0,35 žm (3,3 V) i w temperaturze pokojowej generuje częstotliwości z zakresu ad 2,2 do 2,5 MHz. Dwa odmienne generatory pierścieniowe zostały zaprojektowane w technologii UMC 0,18 žm (1,8 V) i generują częstotliwości z zakresu odpowiednio od 0,6 do 2,8 GHz oraz od 0,4 do 1,9 GHz. Wszystkie układy zostały zaprojektowane techniką full-custom. Przetestowane zostało oddziaływanie termiczne na zakres przestrajania oraz pobór mocy generatorów.
    Źródło:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2012, 4b; 3-6
    2083-0157
    2391-6761
    Pojawia się w:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projekt układu elektroniki odczytu front-end do pomiaru czasu i energii dla półprzewodnikowych detektorów paskowych
    The design of readout front-end electronics for time and energy measurement for semiconductor strip detectors
    Autorzy:
    Kłeczek, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/408444.pdf
    Data publikacji:
    2013
    Wydawca:
    Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
    Tematy:
    detekcja promieniowania X
    elektronika niskoszumna
    układ CMOS elektroniki odczytu front-end
    pomiar czasu i energii
    X-ray detection application
    low noise electronics
    CMOS readout front-end electronics
    time and energy measurements
    Opis:
    W niniejszym artykule został przedstawiony opis elektroniki front-end do pomiaru czasu interakcji i energii fotonu dedykowanej do odczytu dwustronnych detektorów paskowych, zaimplementowanej w technologii submikronowej UMC 180 nm CMOS. Jednoczesny i dokładny pomiar czasu interakcji oraz energii zdeponowanej w detektorze wymaga zastosowania w torze odczytowym dwóch różnych, równoległych ścieżek przetwarzania sygnału: „szybkiej” i „wolnej”. Parametry zaprojektowanego układu: niskim poziom rozpraszanej mocy P=3,2 mW, niski poziom szumów własnych ENC=586 e- rms (dla „wolnej” ścieżki i Cdet=30 pF), a powierzchnia krzemu zajmowana przez pojedynczy kanał wynosi 50 μm × 1100 μm.
    This work presents the design of the readout front-end electronics for time and energy measurements dedicated for double-sided strip detectors implemented in submicron technology UMC 180 nm CMOS. The simultaneous and accurate measurements of time and energy deposited in the detector by a photon requires the use of two different parallel processing paths in the single channel: fast and slow. The designed front-end electronics is characterized by low power dissipation level P=3.2 mW, low noise performance ENC=586 e- rms (for “slow” path and at Cdet=30 pF). The single channel occupies silicon chip area of 50 μm × 1100 μm.
    Źródło:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2013, 4; 18-21
    2083-0157
    2391-6761
    Pojawia się w:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analysis and verification of integrated circuit thermal parameters
    Analiza i weryfikacja parametrów termicznych układu scalonego
    Autorzy:
    Frankiewicz, M
    Gołda, A.
    Kos, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/408531.pdf
    Data publikacji:
    2014
    Wydawca:
    Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
    Tematy:
    rezystancja termiczna
    pojemność termiczna
    termiczna stała czasowa
    CMOS
    thermal resistance
    thermal capacity
    thermal time constant
    Opis:
    The paper describes thermal model of an ASIC designed and fabricated in CMOS 0.7 µm (5 V) technology. The integrated circuit consists of analogue and digital heat sources and some temperature sensors. It has been designed to carry out some thermal tests. During tests thermal resistances, capacities, time constants and convection coefficients for different packages, positions and cooling methods were extracted. The parameters of thermal model were used in simulation to compare results with real-world measurements.
    Artykuł opisuje model termiczny układu ASIC zaprojektowanego i sfabrykowanego w technologii CMOS 0,7 µm (5 V). Układ scalony składa się z analogowych i cyfrowych źródeł ciepła oraz czujników temperatury a został zaprojektowany w celu wykonywania testów termicznych. Podczas przeprowadzonych testów zmierzone zostały rezystancja termiczna, pojemność termiczna, termiczna stała czasowa i uogólniony współczynnik konwekcji dla różnych wariantów obudowy, jej położenia i metody chłodzenia. Parametry modelu termicznego zostały użyte w symulacjach w celu porównania wyników z rzeczywistymi pomiarami.
    Źródło:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2014, 4; 11-15
    2083-0157
    2391-6761
    Pojawia się w:
    Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-5 z 5

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies