Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Stany" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-11 z 11
    Tytuł:
    Modelowanie matematyczne silnika komutatorowego prądu stałego i układu zasilania dla diagnostyki
    Mathematical Modelling of Commutator DC Motor and Supply System for Diagnostics
    Autorzy:
    Głowacz, Z.
    Zdrojewski, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/154203.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    silnik komutatorowy prądu stałego
    stany awaryjne
    diagnostyka
    commutator dc motor
    failure states
    diagnostics
    Opis:
    Komutator silnika prądu stałego jest aproksymowany obwodami rezystancyjnymi. Parametry obwodów przyjmują skrajnie różne wartości w zależności od położenia kątowego wirnika. Utworzony dla celów diagnostyki model matematyczny silnika komutatorowego jest zbiorem sztywnych nieliniowych równań różniczkowych. Badania eksperymentalne zostały wykonane dla specjalnie zaprojektowanego silnika prądu stałego z uzwojeniem pętlicowym w wirniku. Konstrukcja silnika pozwala zrealizować przerwę jednego zezwoju wirnika i zwarcie dwóch grup zezwojów wirnika. W badaniach uszkodzenia realizowano oddzielnie i jednocześnie przy zasilaniu twornika z generatora napięcia stałego i z przekształtnika tyrystorowego. Z obliczeń i pomiarów wynika, że prądy wzbudzenia i twornika, jak również napięcia wzbudzenia i twornika zawierają informację o stanie silnika i mogą być zastosowane jako sygnały diagnostyczne.
    The commutator of dc motor is approximated by equivalent resistance circuit. Extremely different values are assigned to circuit parameters depending on the angular position of the rotor. Created for diagnostics purposes mathematical model of commutator motor is a set of stiff nonlinear differential equations. Experimental investigations were carried out for specially designed dc motor with loop winding in rotor. Construction of this motor enables to realize the breaking of one rotor coil and shorting of two groups of rotor coils. In investigations the defects have been realized separately and simultaneously for armature powered from constant voltage generator and thyristor converter. From calculations and measurements implies that field and armature currents, as well as field and armature voltages contain information about the motor state and can be applied as diagnostic signals.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 3, 3; 105-109
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Usage of Hypergraph Theory in Decomposition of Concurrent Automata
    Równoległa dekompozycja automatów współbieżnych z wykorzystaniem hipergrafów
    Autorzy:
    Wiśniewska, M.
    Wiśniewski, R.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/155626.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    transwersala
    stany lokalne automatu
    sieć Petriego
    hypergraph
    transversals
    local states of automata
    Petri nets
    Opis:
    Hypergraphs are useful mathematical tools for a compact representation of relations among local states in the state space of distributed, concurrent control automata (concurrent state machines). Therefore, application of hypergraphs is more efficient and intuitive than traditional solutions. For this reason we propose their application during the design process of reconfigurable logic controllers. It makes it possible to decompose an SFC or a related control interpreted Petri net into parallel or sequentially
    Hipergrafy są dogodnym narzędziem matematycznym, umożliwiającym zwartą reprezentację relacji współbieżności lub relacji następstwa w przestrzeni stanów lokalnych cyfrowego automatu współbieżnego. Z tego względu zaproponowano ich wykorzystanie w projektowaniu rekonfigurowanego sterownika logicznego. Hipergraf pozwala w przejrzysty sposób opisywać nie tylko relację współbieżności miedzy stanami lokalnymi, lecz także poglądowo przedstawia ich przynależność do tego samego stanu globalnego. Ułatwia to dekompozycję diagramu SFC lub równoważnej mu interpretowanej sieci Petriego sterowania, na moduły, na przykład szeregowe lub równoległe. W artykule przedstawiono sposób dekompozycji równoległej cyfrowych układów współbieżnych, opisanych z wykorzystaniem sieci Petriego przeprowadzanej za pośrednictwem dekompozycji hipergrafów. Celem dekompozycji jest podział rekonfigurowanego sterownika logicznego na współbieżne moduły, z których każdy może być optymalizowany i syntezowany wykorzystaniem klasycznej teorii automatów cyfrowych. Sposób dekompozycji sieci Petriego z wykorzystaniem kolorowania grafu współbieżności lub wyszukiwania pokrycia klikami dopełnienia grafu współbieżności (a tym samym grafu niewspółbieżności, czyli grafu następstwa), jest już znany. Opracowując nową metodę, wzięto pod uwagę fakt, że hipergraf współbieżności miejsc sieci Petriego oprócz informacji o relacji między każdą parą miejsc przekazuje dodatkowe dane o istniejących w nim klikach, odpowiadających wcześniej wyznaczonym stanom globalnym. Metoda dekompozycji równoległej automatów współbieżnych zostanie zilustrowana przykładem. Pokazane zostaną niezbędne kroki, jakie są niezbędne do wykonania podziału sterownika logicznego z wykorzystaniem hipergrafów.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 66-68
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Parallel analysis of transient states in electric motor
    Równoległa analiza stanów nieustalonych w silniku elektrycznym
    Autorzy:
    Forenc, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/157271.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    równania różniczkowe zwyczajne
    obliczenia równoległe
    stany nieustalone
    ordinary differential equations
    parallel computing
    transient states
    Opis:
    The analysis of transient states in asynchronous slip-ring motor with the application of the parallel method is presented in the paper. Transient states are described by a system of non-linear ordinary differential equations. Solving systems of such equations is a sequential process. The proposed parallel method converts sequential computations into intensively parallel ones. The general idea of this method is based on decomposition of the integration interval into sub-intervals. Computations in sub-intervals are done based on initial conditions determined on the basis of an approximation of the convergence graph by the exponential function.
    W artykule przedstawiono zastosowanie oryginalnej metody równoległej analizy stanów nieustalonych do badania dynamiki modelu silnika asynchronicznego pierścieniowego. Metoda ta przeznaczona jest do analizy stanów nieustalonych występujących w obwodach elektrycznych w przypadku, gdy stan nieustalony opisany jest układem równań różniczkowych zwyczajnych, liniowych lub nieliniowych (równaniem stanu). Ogólna idea metody opiera się na dekompozycji przedziału całkowania (t0, tN) na podprzedziały (rys. 2). Obliczenia zmiennych stanu w poszczególnych podprzedziałach wykonywane są równolegle przy zastosowaniu jednej ze znanych sekwencyjnych, jednokrokowych metod numerycznych rozwiązywania układów równań różniczkowych zwyczajnych. Wykonanie równolegle obliczeń wymaga znajomości wartości zmiennych stanu na początku każdego podprzedziału (warunków początkowych). W chwili t0 wartości te znane są z założenia. W pozostałych podprzedziałach wartości zmiennych stanu wyznaczane są na podstawie przybliżenia wykresu zbieżności rozwiązania sekwencyjnego funkcją wykładniczą (3). Algorytm metody zaimplementowany został w strategii "Master-Slave" (rys. 1). Proces master wyznacza sekwencyjnie wartości zmiennych stanu na początku podprzedziałów i przesyła je do procesów slave. Wszystkie procesy (master i slave) wykonują równolegle obliczenia wartości zmiennych stanu w odpowiednich podprzedziałach przedziału całkowania. Po zakończeniu obliczeń proces master odbiera wyniki obliczeń od procesów slave i zapisuje rozwiązanie końcowe. Jako przykład zastosowania powyższej metody przedstawiona została analiza dynamiki modelu silnika asynchronicznego pierścieniowego. Stan nieustalony w silniku opisany jest układem pięciu nieliniowych równań różniczkowych zwyczajnych (5). Obliczenia przeprowadzone zostały przy zastosowaniu systemu klaster składającego się z 6 stacji roboczych. Podczas obliczeń otrzymano dobre przybliżenie wartości zmiennych stanu na początku każdego podprzedziału, co zapewniło dobrą dokładność rozwiązania końcowego.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 2, 2; 125-128
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie przyrostowej metody analizy siatki koordynacyjnej do numerycznej analizy procesu cięcia
    Appling the incremental analysis method of the coordinate grid for numerical analysis of the cutting process
    Autorzy:
    Bohdal, Ł.
    Powiązania:
    https://bibliotekanauki.pl/articles/155190.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    cięcie
    stany przemieszczeń
    stan odkształceń
    badania modelowe
    cutting
    states of stresses
    state of strain
    model investigations
    Opis:
    Przedstawiono metodykę określania stanów przemieszczeń i odkształceń w ciętym materiale w oparciu o przyrostową analizę siatki koordynacyjnej. W badaniach modelowych dla płaskiego stanu odkształceń i przestrzennego stanu naprężeń, na tworzywie modelowym wyznaczono wartości przemieszczeń w zależności od zagłębienia narzędzia w materiał oraz dla różnych wariantów jego geometrii. Uzyskane wyniki umożliwiają lepsze zrozumienie procesu oraz weryfikację modeli symulacyjnych bazujących na MES.
    The paper describes the determination method of state of displacement and strain in product base on the incremental analysis of the coordinate grid. In the model investigations for plane state of strain and spatial state of stresses, on the plastic material the value of the displacement for node in the contact zone in relation from tool penetration and for different tool geometry, were determined. The model studies identified the areas of strong nonlinearity, both geometric and material depending on the conditions of the process. Obtained results allow for better understanding of the process and can be used to development of new tools, process design and validation of FEM simulation models.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 10, 10; 909-912
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Redukcja układu logicznego mikroprogramowanego automatu Moorea przy kodowaniu zbiorów wyjściowych zmiennych
    Reduction of a microprogrammable Moore automaton logic circuit with encoding the sets of output variables
    Autorzy:
    Titarenko, L.
    Hebda, O.
    Barkalov, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/972135.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany automat Moore'a
    nano-PLA
    stany pseudoekwiwalentne
    układ logiczny
    microprogrammable Moore automaton
    pseudoequivalent states
    logic circuit
    Opis:
    W artykule została przedstawiona metoda syntezy mikroprogramowanego automatu Moore'a implementowanego w układach nano-PLA. Metoda ta jest ukierunkowana na redukcję zasobów sprzętowych, potrzebnych do implementacji automatu Moore'a. Jest ona oparta na przedstawieniu następnego kodu stanu jako konkatenacji kodu klasy zbioru wyjściowych zmiennych i kodu wierzchołka. Takie podejście pozwala wyeliminować zależność między stanami i wyjściowymi zmiennymi, a także zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do odpowiedniej liczby linii w równoważnym automacie Mealy’ego.
    The model of a microprogrammable Moore automaton is often used during the digital control systems realization [1 – 3]. The development of microelectronics has led to appearance of different programmable logic devices [7, 8] which are used for implementing micro-programmable automaton (MPA) logic circuits. One of the important problems of Moore MPA synthesis is the decrease of chip space occupied by the MPA logic circuit. The methods of solution of this problem depend strongly on logic elements used for implementing the MPA logic circuit [2 – 4]. In this paper we discuss the case when nanoelectronic programmable logic arrays (PLA) are used for implementing the Moore MPA logic circuit. The proposed method is based on representation of the next state code as a concatenation of code for the class of collection of output variables and code of the vertex (Fig. 2). In this method the classes of the pseudoequivalent states are used [1, 9]. Such an approach allows reducing the number of rows of the Moore MPA structure table up to the value of the equivalent Mealy MPA. As a result the area of the matrices generating input memory functions is optimized.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 8, 8; 772-775
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Optymalizacja układu logicznego mikroprogramowanego automatu Moorea przy użyciu nano-PLA
    Optimization of a logic circuit of the microprogrammed Moore machine with use of nano-PLA
    Autorzy:
    Titarenko, L.
    Hebda, O.
    Barkalov, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/156294.pdf
    Data publikacji:
    2013
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany automat Moore'a
    nano-PLA
    stany pseudoekwiwalentne
    układ logiczny
    microprogrammable Moore automaton
    pseudoequivalent states
    logic circuit
    Opis:
    W artykule została przedstawiona metoda syntezy mikroprogramowanego automatu Moore'a implementowanego w układach nano-PLA. Metoda jest ukierunkowana na redukcję zasobów sprzętowych, potrzebnych do implementacji automatu Moore’a. Jest ona oparta na optymalnym kodowaniu stanów i rozbijaniu matrycy termów na dwie części. Takie podejście pozwala zmniejszyć liczbę linii w tablice przejść automatu Moore’a do odpowiedniej liczby linii w równoważnym automacie z wyjściami typu Mealy’ego.
    The model of the microprogrammable Moore automaton [6] is often used during the digital control systems realization [1, 4]. The development of microelectronics has led to appearance of different programmable logic devices [13, 15, 18], which are used for implementing microprogrammable automaton (MPA) logic circuits. One of the important problems of MPA synthesis is the decrease in the chip space occupied by MPA logic circuit. Solution of this problem allows decreasing the power consumption and increasing the clock rate. The methods of solution of this problem depend strongly on logic elements used for implementing the MPA logic circuit [2, 3, 13, 15]. In this paper we discuss the case when nanoelectronic programmable logic arrays (PLA) are used for implementing Moore MPA logic circuit. The approach is connected with optimal state encoding and decomposition of a matrix of terms in two sub-matrices (Fig. 2). To do it, the classes of the pseudoequivalent states are used [1, 4]. Such an approach allows reducing the number of rows of the structure table of Moore MPA up to this value of the equivalent Mealy MPA. As a result the area of the matrices generating input memory functions is optimized. The example of application of the proposed methods is given.
    Źródło:
    Pomiary Automatyka Kontrola; 2013, R. 59, nr 11, 11; 1186-1190
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synthesis of Moore finite state machine with transformation of extended state codes
    Synteza skończonego automatu stanu typu Moorea z transformacją rozszerzonej przestrzeni kodowej
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Hebda, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/153066.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat typu Moore'a
    CPLD
    stany pseudorównoważne
    makrokomórka PAL
    Moore FSM
    pseudoequivalent states
    classes
    PAL macrocells
    hardware reduction
    Opis:
    The method for reduction of the number of programmable array logic macrocells in a microprogrammed Moore finite state machine circuit is proposed. It is based on representation of the state code as a concatenation of a code for the class of pseudoequivalent states and a code of states inside this class. Such an approach allows eliminating the dependence between states and microoperations. The special code converter is used for formation of microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized. An example of the proposed method application is given.
    Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp w technologii półprzewodnikowej powoduje pojawienie się coraz bardziej złożonych układów cyfrowych, takich jak złożone programowalne układy cyfrowe, gdzie funkcje logiczne są implementowane przy użyciu programowalnych bloków logicznych (ang. Programmable Array Logic, PAL). Jedną z osobliwości PAL jest ograniczona ilość termów [6, 7]. Dla tego jest potrzebna minimalizacja realizowanych funkcji. Układ automatu Moore'a składa się z bloku funkcji wzbudzenia pamięci (BFWP) i bloku mikrooperacji (BMO) (rys. 1), które są implementowane przy użyciu makrokomórek PAL. Znane metody syntezy automatu Moore'a mogą optymalizować tylko jeden z bloków. W artykule proponowana jest metoda zorientowana na redukcję ilości makrokomórek PAL potrzebnych do implementacji skończonego automatu stanu typu Moore'a. Ta metoda bazuje na przedstawieniu kodu stanu jako konkatenacji kodu klasy stanów pseudo-równoważnych i kodu stanów wewnątrz tej klasy. Takie podejście pozwala usunąć zależność między stanami oraz mikrooperacjami. Dla formowania mikrooperacji został użyty specjalny przetwornik kodów (rys. 2). Zaproponowane podejście pozwala zoptymalizować blok wejściowych funkcji pamięci i blok mikrooperacji . Artykuł przedstawia także przykład zastosowania proponowanej metody.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 6, 6; 652-655
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synthesis of Moore FSM with encoding of collections of microoperations implemented with ASIC
    Syneza skończonego automatu stanu typu Moorea z kodowaniem zbiorów mikrooperacji implementowanego w układach o strukturze matrycowej
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Hebda, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/153443.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat typu Moore'a
    sieć działań
    stany pseudorównoważne
    układ logiczny
    Moore FSM
    graph-scheme of algorithm
    pseudoequivalent states
    customized matrices
    Opis:
    The method for reduction of hardware amount in logic circuit of the Moore finite state machine is proposed. The method is oriented on customized matrix technology. It is based on representation of the next state code as a concatenation of the code for class of collection of microoperations and the code of the vertex. Such an approach allows elimination of a dependence between states and microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized.
    : Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze matrycowej. Ta metoda jest oparta na przedstawieniu następnego kodu stanu jako konkatenacji kodu klas zbiorów mikrooperacji i kodów wierzchołków. Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego. Oprócz tego przy zastosowaniu danej metody nie istnieje zależność między kodami stanów i kodami zbiorów mikrooperacji co pozwala zmniejszyć liczbę termów w bloku mikrooperacji. Artykuł przedstawia także przykład zastosowania proponowanej metody.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 514-518
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Matrix implementation of Moore FSM with expansion of coding space
    Macierzowa implementacja automatu Moorea z rozszerzeniem przestrzeni kodowania
    Autorzy:
    Barkalov, A. A.
    Titarenko, L.
    Hebda, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/154601.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat typu Moore'a
    sieć działań
    stany pseudorównoważne
    układ logiczny
    Moore FSM
    graph-scheme of algorithm
    pseudoequivalent states
    customized matrices
    logic circuit
    Opis:
    The proposed method is targeted on reduction of hardware amount in logic circuit of Moore finite-state machine implemented with customized matrices. The method is based on using more than minimal amount of variables in codes of FSM internal states. The method includes two stages of state encoding. The second stage is connected with recoding of states inside each class of pseudoequivalent states. An example is given for proposed method application.
    Zaproponowana metoda jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Metoda wykorzystuje dwuetapowe kodowanie stanów, w którym liczba zmiennych jest większa od minimalnej. W pierwszym etapie realizowane jest optymalne kodowanie stanów dla klas stanów pseudorównoważnych. Poszczególne stany są reprezentowane jako pojedynczy unikalny interwał boolowskiej przestrzeni kodów. Etap ten jest konieczny do zoptymalizowania układu realizującego funkcje wejść. W drugim etapie zamieniana jest kolejność stanów w ramach poszczególnych klas stanów pseudorównoważnych, co pozwala na optymalizację powierzchni macierzy implementującej funkcje wyjść. Proponowana metoda może zostać użyta w układach CPLD z komórkami PAL i PLA oraz w układach FPGA. W artykule przedstawiono także przykład zastosowania proponowanej metody.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 694-696
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Optimization of Moore finite-state-machine matrix circuit
    Optymalizacja macierzowego układu skończonego automatu stanu typu Moorea
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Hebda, O.
    Powiązania:
    https://bibliotekanauki.pl/articles/155022.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    automat typu Moore'a
    sieć działań
    stany pseudorównoważne
    układ logiczny
    Moore FSM
    graph-scheme of algorithm
    pseudoequivalent states
    customized matrices
    logic circuit
    Opis:
    The method for reduction of the area of matrix implementation of the Moore finite state machine (FSM) circuit is proposed. The method is based on optimal state coding and decomposition of a matrix in two sub-matrices. Thus, classes of the pseudoequivalent states are used. Such approach allows reducing number of lines of the Moore FSM transition table to that of the equivalent Mealy FSM. As a result, the area of the matrices forming the excitation function of a states memory register is optimized. An example of the proposed method application is given.
    Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest ukierunkowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Ta metoda jest oparta na optymalnym kodowaniu stanów i rozbijaniu macierzy termów na dwie podmacierze (rys. 2). Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego (tab. 2). Artykuł przedstawia także przykład zastosowania proponowanej metody.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 939-941
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Skompensowane filtry o zmiennych parametrach
    Phase-compensated time-varying filters
    Autorzy:
    Piskorowski, J.
    Kaszyński, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/157189.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    filtracja sygnałów
    filtry dolnoprzepustowe
    przesuwniki fazowe
    stany nieustalone
    układy o zmiennych parametrach
    kompensacja opóźnienia grupowego
    signals filtering
    lowpass filters
    allpass filters
    transient states
    time-varying systems
    group delay compensation
    Opis:
    Jednym z ważniejszych problemów w przetwarzaniu sygnałów w systemach pomiarowych jest zaprojektowanie analogowych filtrów charakteryzujących się maksymalnie płaską charakterystyką amplitudową oraz mozliwie stałą funkcją opóźnienia grupowego w paśmie przepustowym. W artykule przedstawiona zostanie koncepcja dolnoprzepustowych filtrów Butterwortha ze skompensowaną charakterystyką fazową do których wprowadzono zmienne w czasie współczynniki. Na wstępie omówiono ideę kompensacji charakterystyk opóźnienia grupowego filtrów wraz z problemami wynikającymi z kompensacji w dziedzinie czasu. Następnie dobrano funkcje współczynników skompensowanych filtrów tak. aby maksymalnie skrócić ich stan nieustalony w sensie czasu ustalania przy minimalnych, przejściowych zaburzeniach sygnału w dziedzinie częstotliwości. Tak zaprojektowane układy zostały porównane z ich klasycznymi odpowiednikami w celu wykazania korzyści wynikających z wprowadzenia zmiennych w czasie współczynników do struktur filtrów.
    One of the important problems of signal processing in measurement systems is to design a continuous–time filter that provides both a maximally flat magnitude response and a constant group delay over the desired frequency band. In this paper, we propose a concept of phase-compensated lowpass Butterworth filters to whom the time-varying coefficients were introduced. At the beginning, an idea of the group delay compensation together with the problems resulted from the compensation in the time domain will be discussed. Next, the functions of coefficients of compensated filters will be selected so as to shorten their transient in the sense of the settling time at minimal and temporary signal distortions in the frequency domain. Such a designed systems will be compared with their classical equivalents in order to point out great advantages from the introduction of time-varying coefficients to the filter structures.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 9 bis, 9 bis; 138-141
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-11 z 11

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies