Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Net" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-15 z 15
    Tytuł:
    Binarne Diagramy Decyzyjne w technologii .NET
    Binary Decision Diagrams in .NET Technology
    Autorzy:
    Łabiak, G.
    Makowski, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/152908.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    BDD
    DLL
    Platform Invocation Service
    NET
    C#
    .NET
    Opis:
    W referacie przedstawiono sposób adaptacji istniejącego pakietu BDD (CUDD), napisanego w języku C/C++ dla środowiska UNIX, na platformę .NET. Opracowane przejście opiera się w głównej mierze na wykorzystaniu bibliotek DLL. Uzyskane wyniki potwierdzają dobrą jakość opracowanej transformacji, czego dowodem jest uzyskanie porównywalnego rezultatu dekompozycji funkcji boolowskiej dla funkcji znanych z literatury.
    The paper presents a method of implementation of BDD package in .NET platform, originally designed for UNIX operating system. Described transformation consists in using mainly Dynamic Link Library. Obtained results proved its usefulness, what is confirmed by the outcome for literature example of Boolean function decomposition, which turned out to be comparable.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 5, 5; 78-80
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Doskonała sieć Petriego w projektowaniu współbieżnych układów sterujących
    Perfect Petri Net in parallel control circuits
    Autorzy:
    Adamski, M.
    Kołopieńczyk, M.
    Mielcarek, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/152414.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sieć Petriego
    sieć doskonała
    graf doskonały
    Petri net
    perfect net
    perfect graph
    Opis:
    W artykule wskazano na korzyści płynące z wykorzystania doskonałych bezpiecznych sieci Petriego w projektowaniu współbieżnych układów sterujących. Przedstawiono sposób sprawdzenia, czy sieć Petriego jest siecią doskonałą poprzez analizę jej stanów globalnych i badanie relacji miedzy jej stanami lokalnymi. Potwierdzono, że grafy współbieżności i sekwencyjności między miejscami sieci są grafami doskonałymi. Konsekwencją doskonałości sieci jest możliwość wykorzystania algorytmów o złożoności wielomianowej do jej analizy dynamicznej i statycznej.
    This paper is pointing out benefits from application of perfect and safe Petri Nets to design process of parallel control circuits. There is presented a method for verifying the perfectness of Petri Net achieved by analysis of Petri Net global states and relation between Petri Net local states. There is also proved that the concurrency and sequencing graphs of a given Petri Net are perfect. Static and dynamic analysis can be performed using algorithms with polynomial complexity. The presented dependences can also be used to decompose a given Petri Net into components, i.e. state machines, and analyze and verify the project correctness. Petri net analysis is discussed on an example of a real-life object of the beverages mixing system. This paper is divided into five parts. The first section is a brief introduction to issues of perfect and safe Petri Nets. The second section is the theoretical introduction to the subject matter. In the third section an example of perfect Petri nets is presented. In the fourth section the method of constructing the perfect Petri Nets is presented. The last section contains the sum-mary.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 6, 6; 656-660
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Europejski Program Badań Naukowych w Metrologii szansą rozwoju metrologii europejskiej
    European Metrology Research Programme - a chance for development of metrology
    Autorzy:
    Otczyk, A.
    Sochocka, D.
    Powiązania:
    https://bibliotekanauki.pl/articles/151388.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    metrologia
    EUROMET
    iMERA
    EURAMET
    EMRP
    ERA-NET
    metrology
    Opis:
    W referacie omówiono etapy i problemy rozwoju wspólnej płaszczyzny współpracy w zakresie metrologii w Europie. Na podstawie dostępnych dokumentów przygotowano informację o najważniejszym przedsięwzięciu obejmującym obszar metrologii w Europie. Referat ma na celu przybliżenie idei związanej z powstaniem Europejskiego Programu Badań Nauko-wych w Metrologii (ERMP) i zadań z niego wynikających dla krajowych instytucji metrologicznych (NMI).
    With the overall goal of accelerating innovation and competitiveness, generating data and knowledge necessary to improve quality of life, and providing better tools for the scientific community the European Metrology Research Programme (EMRP) aims, through European integration, to develop new measurement capabilities which have strategic impact for Europe. The European Metrology Research Programme aims to join relevant European national programmes and activities to accelerate the development of vital research capabilities that, on the one hand supports competitiveness and on the other hand provides an infrastructure that supports EU policies. The Joint Programme is based on Article 169 of the European treaty. The European Commission will co-fund this Joint Programme through Article 169 - the most advanced instrument for the integration of European Research. The EMRP will play an important part in the construction of the wider European Research Area. The context of the programme is to enable Europe to respond to the growing demands for cutting-edge metrology as a tool for innovation, scientific research and support for policy, particularly in emerging technological areas. The programme objective is to accelerate the development of new measurement capabilities and to significantly improve dissemination and application of the knowledge generated throughout the stakeholder community. The Governance of the EMRP is assured by executing the Joint Programme through a common structure. The common structure is set out as a non-profit association according to German civil law with the legal title of EURAMET e.V. This legal entity is constructed with a perspective that goes even beyond the execution of the EMRP and will be able to include tasks and obligations related to the European and global harmonisation of metrology. Membership of EURAMET e.V. is generally open to all European countries through their national metrology institutes. Thus, the EMRP partners effectively establish a substructure of the wider EURAMET e.V. for all matters of the EMRP. The EURAMET will develop and execute the EMRP joint programme and provides the legal, financial and operational structures needed to receive, dispense, and account for funds and manage the activities.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 9, 9; 26-29
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wielomianowy algorytm wyznaczania hipergrafu współbieżności w sieciach Petriego swobodnego wyboru
    A polynomial algorithm to compute the concurrency hypergraph in Petri nets
    Autorzy:
    Wiśniewski, R.
    Wiśniewska, M.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/156447.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sieć Petriego
    hipergraf współbieżności
    dekompozycja
    Petri net
    concurrency hypergraph
    decomposition
    Opis:
    W referacie zaproponowano metodę umożliwiającą określenie strukturalnej relacji współbieżności w sieciach Petriego swobodnego wyboru (Free Choice). Algorytm znajduje miejsca wzajemnie współbieżne na podstawie struktury sieci oraz miejsc oznaczonych markerem startowym. W odróżnieniu od istniejących algorytmów, proponowana metoda znajduje wszystkie miejsca wzajemnie współbieżne, wyznaczając hipergraf współbieżności. Przeprowadzone badania eksperymentalne potwierdzają bardzo wysoką skuteczność proponowanej metody.
    In the paper a new algorithm of concurrency hypergraph computation is presented. The main aim of the proposed method is computation of a concurrency hypergraph in the polynomial time. The algorithm input is specified by the Petri net that belongs to the Free Choice subclass. Based on the net structure, the method outputs the concurrency relations between all places in the net. Particular relations are stored by the concurrency hypergraph instead of the concurrency graph, which is currently practiced. The hypergraph permits to store information about relations between all places in the net. In case of the concurrency graph it is limited to relations between pairs of places. Therefore, application of the concurrency hypergraph seems to be more intuitive and natural. The algorithm bases on the traditional solutions, however particular concurrency relation may contain more than two places which is not possible in currently known methods. The proposed solution is especially valuable in combination with the method presented in [1, 2] and permits to find the subsequent SM-Components in the polynomial time. The algorithm was experimentally verified. The method was compared with the traditional solution, where all maximal cliques in the concurrency graph were computed. The obtained results proved very high effectiveness of the proposed algorithm, which was always better than methods based on the graph theory. We have also noticed that the effectiveness increases drastically with the number of places and transitions in the Petri net.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 650-652
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Dekompozycja sterowników współbieżnych z zastosowaniem transwersal dokładnych hipergrafu
    Exact transversals in decomposition of Petri Nets into concurrent subnets
    Autorzy:
    Wiśniewska, M.
    Adamski, M.
    Wiśniewski, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/155099.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    hipergraf
    transwersala dokładna
    sieć Petriego
    dekompozycja sieci Petriego na podsieci współbieżne typu automatowego
    hypergraph
    exact transversal
    Petri net
    decomposition of a Petri Net into concurrent subnets automata
    Opis:
    W artykule zaprezentowany został nowatorski sposób dekompozycji cyfrowych sterowników współbieżnych opisanych z wykorzystaniem sieci Petriego na podsieci typu automatowego. W proponowanym rozwiązaniu relacje pomiędzy miejscami sieci Petriego określone za pomocą hipergrafu współbieżności. W odróżnieniu od dotychczas stosowanych rozwiązań, w artykule zaproponowano autorską koncepcję wyznaczania zbiorów niewspółbieżnych, która bazuje na obliczeniu transwersal dokładnych w hipergrafie współbieżności.
    In the paper a new decomposition method of a control system into concurrent automata is presented. The control unit is described as a Petri Net which is further decomposed into concurrent subnets. The main idea of the proposed method is application of exact transversals to the decomposition algorithm. Contrary to the traditional solutions, the authors propose the application of a concurrency hypergraph instead of a standard concurrency graph. The concurrent subnets are found by calculation of exact transversals in the hypergraph. The selection of concurrent automata is also performed with application of exact transversals. Such a solution allows achieving the optimal results (the fewest number of concurrent automata). The proposed concurrency hypergraph has some unique properties. First of all, it is defined to be an exact hypergraph. Therefore, each exact transver-sal in such a hypergraph refers to the concurrent automata. Moreover, all minimal transversals of the hypergraph are also exact transversals. Finally, computation and selection of all exact transversals can be performed in polynomial-time, and this is the most important advantage of the proposed method. The traditional solutions are based on the coloring of a concurrency graph, thus the complexity is NP-complete. All steps that are required in order to perform the decomposition of a controller described by a Petri Net are shown. The proposed method is compared with the traditional solution. Finally, the preliminary results of experiments are presented and discussed.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 851-853
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Automatyzacja pomiaru długości sieci rybackich
    Automation of the fishing net length measurement
    Autorzy:
    Dulas, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/156391.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    system mikroprocesorowy
    pomiar długości sieci
    sieci rybackie
    microprocessor systems
    length measurements
    fishing net
    Opis:
    Niniejszy artykuł przedstawia zrealizowany projekt badawczy, w ramach którego zaprojektowano i wdrożono system do pomiaru długości sieci rybackich. W artykule przedstawiono założenia projektowe, różne możliwe rozwiązania oraz zrealizowane urządzenie. Wykazano również przydatność mikrokomputerów jednoukładowych w tego typu rozwiązaniach.
    This paper describes the author’s project of automatic measurement of the fishing net length. At the beginning, different possible constructions were considered. Typical, mechanical constructions did not provide visible results of measuring (Figs.1 and 2) and were difficult to be automated. To design a measuring system, some assumptions were taken. The results must be well visible in different lighting conditions, the maximum error must be no more than 10cm and the maximum length of the rope equals 100 m. In Fig.3 the whole device is shown. It contains a DC motor and a 100 m rope. It is usually mounted to the back side of a ship. In order to enable counting up and down the rope length, two reflective optical sensors of type CNY70 (Fig.5) were applied. They were mounted in two holes made in plastic cased together with an electronic circuit. All appliances were closed in a plastic water proof casing. The measuring system was designed using the microprocessor type AT89C2051. This is the MCS-51 product with 2K Bytes of reprogrammable Flash Memory, 5 V power supply, two 16 bit counters and 15 programmable I/O lines. The maximum error is less than 50mm, which is less than the value assumed.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 11, 11; 1073-1075
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie teorii hipergrafów w procesie analizy systemów dyskretnych opisanych sieciami Petriego
    Application of hypergraphs to analysis of discrete-systems described with Petri Nets
    Autorzy:
    Adamski, M.
    Wiśniewska, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/155263.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    hipergraf
    transwersala dokładna
    sieć Petriego
    system dyskretny
    hypergraph
    exact transversal
    Petri net
    discrete system
    Opis:
    W artykule zaprezentowane zostały nowe metody wspomagające proces analizy systemów dyskretnych opisanych sieciami Petriego. Relacje w prototypowanym systemie dyskretnym są odwzorowane hiper-grafem. Dzięki temu projektowany, wbudowany, rekonfigurowany sterownik logiczny może zostać poddany efektywniejszemu procesowi analizy z wykorzystaniem nowych algorytmów, związanych z traktowanymi łącznie teoriami hipergrafów i sieci Petriego. Wykorzystano między innymi takie procedury jak dopełnienie, dualizm, transwersale, transwersale dokładne oraz kolorowanie hipergrafu. W artykule w sposób nieformalny wykorzystano autorskie twierdzenia, wspomagające cały proces projektowania sterowników. Szczególną uwagę zwrócono na nowe sposoby analizy systemów dyskretnych, opisanych sieciami Petriego, takie jak częściowa weryfikacja poprawności specyfikacji sterownika na podstawie struktury hipergrafu współbieżności oraz zastosowanie transwersal do-kładnych w procesie wyodrębniania powiązanych ze sobą procesów sekwencyjnych.
    In the paper application of the hypergraph theory to analysis of discrete-systems described by means of Petri Nets is proposed. The relations between local states are represented by hypergraph vertices whose edges correspond to the global states. Therefore, the analysis of a prototype system can be performed by more effective operations supported by the hypergraph theory as well as the Petri net theory (such as dualism, hypergraph complement, transversals, exact transversals, hypergraph colouring). In the paper the authors propose application of the concurrency hypergraph to the analysis of a discrete-system. Such a structure refers to the traditional concurrency graph, however it keeps information about global states of the analysed system. Moreover, the concurrency hypergraph has some unique properties, which can lead to reduction in the computational complexity of some algorithms of the analysis. All minimal transversals in the concurrency hypergraph are also exact transversals. Therefore, such a hypergraph can be applied also to the decomposition process of a discrete-system, which is described by a Petri Net. After the analysis, a controller described by a Petri Net can be decomposed into concurrent sub-nets (concurrent automata). Each exact transversal of the concurrency hypergraph refers to the concurrent automata. The proposed solution allows significantly reducing the computational complexity to a polynomial. The traditional methods, based on the coloring of a concurrency graph are exponential time algorithms, thus they are defined to be NP-complete.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 945-947
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Mechanizm obsługi sytuacji wyjątkowych oraz ponownego wznowienia sterowania w hierarchicznych sieciach Petriego
    Exception handling mechanism and control resumption in hierarchical Petri nets
    Autorzy:
    Doligalski, M.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/152398.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    hierarchiczna sieć Petriego
    wywłaszczenie
    rekonfigurowalny sterownik logiczny
    UML
    hierarchical Petri net
    expropriation
    reconfigurable logic controller
    Opis:
    Opis programów dla rekonfigurowalnych sterowników logicznych jest przeprowadzany z wykorzystaniem dualnej specyfikacji tego samego, abstrakcyjnego automatu współbieżnego opisanego zarówno diagramem maszyny stanów UML jak i skorelowanym z nim diagramem hierarchicznej sieci Petriego [2, 3]. W artykule pokazano sposób obsługi sytuacji wyjątkowych oraz ponownego wznowienia sterowania współbieżnego, hierarchicznego procesu dyskretnego przedstawionego modularną siecią Petriego. W literaturze przedmiotu dotyczącej sieci Petriego, brak jest spójnej i prostej metodologii wprowadzenia tego rodzaju funkcjonalności, znanej z teorii hierarchicznych map stanów wprowadzonej przez Harela i rozwiniętej w pracach Gajskiego [7, 8]. Dotychczasowe sposoby odwzorowania sytuacji wyjątkowych w sieciach Petriego, znane ze standardu UML, prowadzą do zerwania związku między prostotą odwzorowania algorytmu a jego sensownością i intuicyjnością. W pracy zaproponowano sposób obsługi sytuacji wyjątkowych polegający na wprowadzeniu do hierarchicznych sieci Petriego dodatkowych miejsc konfiguracyjnych (aktywnych i spoczynkowych). W przypadku prawidłowego funkcjonowania sterownika miejsca konfiguracyjne aktywnych modułów są oznakowane. W przypadku wystąpienia konieczności wstrzymania pracy układu, aktywne miejsce konfiguracyjne traci marker na rzecz spoczynkowych miejsc konfiguracyjnych. W przypadku wznowienia procesów po awarii, następuje powrót markerów do aktywnych miejsc konfiguracyjnych. W przypadku obsługi sytuacji krytycznej, konfiguracyjne miejsce aktywne przekazuje marker do miejsca konfiguracyjnego wywłaszczającego. Przeprowadzane jest opróżnienie z markerów wszystkich miejsc sterujących w sieci a wznowienie pracy powoduje wprowadzenie jej do stanu początkowego.
    The description of programs for reconfigurable logic controllers is performed with use of dual specification [5, 6], concurrent abstract state machine described both with the UML state machine diagram and correlated hierarchical Petri net [1, 2, 3]. The paper shows the exceptions handling mechanism and control resumption of the hierarchical concurrent binary process described by means of a modular Petri net. In the literature on Petri nets (Fig. 2), there is no coherent and simple methodology for introduction of this kind of functionality, known from the theory of hierarchical map of states introduced by Harel and developed in the work by Gajski [7, 8]. The paper proposes how to handle exceptions based on introducing additional configurational places (active and idle) into hierarchical Petri nets (Fig. 3). In the case of having to stop operation of the system, the active configurational place loses its marker for the idle configurational place. In the case of resumption processes after the failure (Fig. 6), markers will return to the active configurational places. In the case of an emergency (critical exceptions - Fig. 7.), the active configurational place moves a marker to the resumption configurational place. Evacuation of all markers in the control places of the network and resumption of the net work to its original state are carried out. In the paper the possibility and desirability of implementing a new method of exceptions handling in a binary logic controller for productive is presented.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 6, 6; 671-674
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Rozproszony system sterowania o architekturze GALS projektowany z wykorzystaniem sieci Petriego
    Distributed control system with GALS architecture with use of Petri net
    Autorzy:
    Bukowiec, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/153437.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    dekompozycja
    FPGA
    sieć Petriego
    sterownik logiczny
    synteza logiczna
    decomposition
    Petri net
    logic controller
    logic synthesis
    Opis:
    W artykule omówiona została architektura rozproszonego systemu sterowania zbudowanego z konfigurowalnych struktur FPGA. System specyfikowany jest z wykorzystaniem sieci Petriego. Następnie poddawany jest dekompozycji na składowe automatowe z wykorzystaniem algorytmów kolorowania sieci Petriego. Każda składowa implementowana jest niezależnie w oddzielnym układzie FPGA. Aby umożliwić komunikację pomiędzy poszczególnymi składowymi zastosowano architekturę globalnie asynchroniczną lokalnie synchroniczną (GALS). Każda podsieć synchronizowana jest lokalnym sygnałem zegarowym. Komunikacja pomiędzy poszczególnymi podsieciami zrealizowana jest asynchronicznie z wykorzystaniem dodatkowych sygnałów.
    The paper presents a new architecture of the distributed specific control system built with FPGA devices. The control algorithm specification is made with use of the control interpreted Petri net. It allows specifying parallel processes in easy way. Next, such a Petri net is decomposed into a set of state-machine type subnets. For this purpose there are applied algorithms of coloring of Petri nets. In this case, each subnet represents one parallel process. Each subnet is independently implemented in different FPGA device. To ensure communication between all subnets, there is used globally asynchronous locally synchronous (GALS) architecture of the whole control system. Each subnet is synchronized by a local clock signal. The global communication between components is buffer-based via additional signals. These signals are generated in particular subnets and they are distributed to other ones. During the synthesis process places of each state-machine subnet are encoded by a minimal-length binary vector. This encoding allows a realization of a microoperation decoder with use of embedded memory blocks of the FPGA device. It leads to balanced usage of all kinds of logic resources of the FPGA device.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 6, 6; 502-505
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Skuteczny generator testów dla przesłuchów w połączeniach
    Effective BIST for Crosstalk Faults in Inter-connects
    Autorzy:
    Rudnicki, T.
    Garbolino, T.
    Gucwa, K.
    Hławiczka, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/154381.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    rejestr liniowy
    generator testów
    przesłuchy
    samotestowanie
    system jednoukładowy
    sieć połączeń
    test pattern generator
    crosstalks
    BIST
    LFSR
    SoC
    interconnect net
    Opis:
    W pracy zasygnalizowano konieczność testowania przesłuchów metodą test-per-clock przy pełnej szybkości zegara w sieciach długich połączeń między modułami w jednoukładowych systemach typu SoC. Do generacji testów zaproponowano rejestr LFSR (ang. Linear Feedback Shift Register) z wielomianem pierwotnym oraz z podwojoną liczbą przerzutników, w którym tylko co drugi przerzutnik jest podłączony do testowanej sieci połączeń. Przeprowadzono eksperymenty symulacyjne sprawdzające skuteczność ich wykorzystania do testowania przesłuchów objawiających się albo chwilowym zakłóceniem (szpilką) albo opóźnieniem zbocza.
    The paper is devoted to a test-per-clock method of an at-speed testing of crosstalk faults in long interconnects between cores in a System-on-a-Chip. A LFSR composed of 2n flip-flops and implementing primitive polynomial was used as a Test Pattern Generator (TPG) for an interconnect network comprised of n nets. In our approach every second output of the LFSR is connected to the Interconnect Network Under Test. Simulation-based experiments were carried out to verify effectiveness of vector sequences produced by the proposed TPG in detection of crosstalk faults provoked at victim net by simultaneous occurrence of rising (falling) edges 01(10) at k aggressor lines. Crosstalk faults causing occurrence of a positive (negative) glitch at a victim line having constant value 00(11) as well as ones that lead to delaying an edge with an opposite direction 10(01) at a victim line were taken into consideration. The experimental results show that for n ? {8,12,16,20,24,28,32} and k << n all above-mentioned crosstalk faults can be detected by a test sequence having an acceptable length.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 432-434
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Testowanie dynamicznych uszkodzeń typu przesłuchy w sieciach połączeń przy użyciu rejestrów pierścieniowych R-LFSR
    On the use of a ring LFSR for testing crosstalk faults in interconnect networks
    Autorzy:
    Hławiczka, A.
    Gucwa, K.
    Garbolino, T.
    Powiązania:
    https://bibliotekanauki.pl/articles/151798.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    rejestr liniowy
    rejestr pierścieniowy
    generator testów
    przesłuchy
    samotestowanie
    sieć połączeń
    test pattern generator
    crosstalks
    BIST
    LFSR
    R LFSR
    interconnect net
    Opis:
    W pracy przedstawiono nową metodę wykrywania przesłuchów w połączeniach. Testowaniu poddaje się tylko te połączenia FPGA, które będą wykorzystywane przez docelową aplikację. Zaproponowana struktura testera wbudowanego (BIST) wykorzystuje rejestr pierścieniowy 3n R LFSR, który w swojej części odpowiedzialnej za generowanie par testowych ma podwojoną liczbę przerzutników. Do testowanej sieci n połączeń jest podłączony tylko co drugi przerzutnik. Taka struktura generuje wszystkie pary niezbędne do pobudzenia przesłuchów co jest niemożliwe w klasycznej strukturze R-LFSR. Eksperymenty potwierdziły skuteczność testera BIST w pobudzaniu określonych przesłuchów.
    A new method of detection of crosstalk faults is presented in the paper. An interconnect network employed by a target application is a sole subject of the test. The detection of crosstalk fault requires stimulation of the interconnect network under test (INUT) with two consecutive test patterns. The test patterns have to be applied to inputs of the INUT at a nominal clock frequency. So using the Built In Self Test (BIST) is a must. The proposed BIST structure is based on a ring register called 3n R LFSR (Fig.1). In contrast to a typical ring register, the 3n R LFSR contains a double number 2n of flip flops in its part that is responsible for two test pattern generation. The n lines of the INUT are fed from the outputs of every second flip flop of that part of the register. Such structure of the BIST is capable of generating all two test patterns that are required to stimulate crosstalk faults in the INUT, which is impossible in the case of a classical R LFSR. At the beginning of a test session the 3n-R-LFSR is seeded with a chosen value. After g clock cycles the final state (signature) is read. In more complex cases crosstalk can be observed only if a number k of lines being aggressors change their state simultaneously. The experiments proved that for k << n it is possible to find the initial seed being the beginning of a test sequence, that stimulate all required crosstalks. The length of the test sequence and simulation time ? necessary for finding initial seed is acceptable (Tab. 3).
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 572-574
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Metodologia weryfikacji procesu produkcyjnego z wykorzystaniem sieci Petriego na przykładzie modelowania produkcji frezarko-kopiarki
    Methodology of production process verification using Petri nets illustrated by case study of modeling production process milling-copier machine
    Autorzy:
    Lasota, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/152408.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sieci Petriego
    s-sieci
    alfa-sieci
    α-sieci
    proces produkcyjny
    kontrola jakości
    Petri net
    s-nets
    alpha-nets
    α-nets
    production process
    quality control
    Opis:
    Przedmiotem artykułu jest analiza skuteczności algorytmu weryfikacji procesów produkcyjnych. Zaproponowana metoda weryfikacji procesu oraz wskazane typy rozwiązań dla wykrytych błędów według autora przyczynią się do bezpieczniejszego specyfikowania i planowania przebiegu realizacji procesu produkcyjnego. Zasadność zaproponowanego podejścia została wykazana na przykładzie modelowania procesu produkcyjnego frezarko-kopiarki z wykorzystaniem diagramów aktywności UML oraz dwóch podklas sieci Petriego: s-sieci i α-sieci.
    The subject of the paper is analysis of the algorithm effectiveness of production processes verification. The proposed verification method (Section 3) and proposed types of solutions for faults (Section 4) according to the author will contribute to safer specifying and planning the implementation of a production process. The production process correct structure (Subsection 2.7) is a key condition for its implementation. Errors at the stage of the process modeling affect the process correctness. Introduction of intermediate quality control can additionally corrupt the process structure and requires its changes. Petri nets provide a convenient mathematical tool for verification of modeled processes (Section 2). Two classes of nets - the s-nets and its subclass α-nets - were selected as the most adequate for modeling the analyzed production processes [2, 3, 4, 7, 9]. To verify the correctness of the processes the "stubborn set method" and Andre method were proposed [1, 3, 4, 5, 8]. In order to depict the manner of the correc-tion of possible structural errors in a net, the paper describes a sample solution. The reasonableness of the proposed approach is shown on an example of modeling the production of a milling-copier machine (Section 4, Figs. 1-9). The area related to the milling-copier machine contains two main parts: the first is modeling the milling-copier machine production process and the second is modeling the copied process mapping.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 6, 6; 661-665
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Integracja protokołów CAN i MODBUS w rozproszonym systemie sterowania
    Integration of CAN and MODBUS protocols in a distributed control system
    Autorzy:
    Świder, Z.
    Mikluszka, W.
    Rzońca, D.
    Trybus, B.
    Powiązania:
    https://bibliotekanauki.pl/articles/156282.pdf
    Data publikacji:
    2005
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    komunikacja CAN i MODBUS
    konwersja protokołów
    zdalne monitorowanie
    technologia COM i DCOM
    ASP.NET
    CAN and MODBUS communication
    protocol conversion
    remote monitoring
    COM and DCOM technology
    Opis:
    W artykule przedstawiono rozwiązania pozwalające na integrację dwóch przemysłowych protokołów stosowanych w rozproszonych systemach sterowania - CAN i MODBUS. Opracowane w Katedrze Informatyki i Automatyki Politechniki Rzeszowskiej mikroprocesorowe konwertory protokołów oraz moduły programowe pozwalają na rozszerzenie funkcjonalności typowego systemu automatyki poprzez możliwość stosowania urządzeń różnych firm (konwertory protokołów) oraz zdalne monitorowanie i modyfikacje poprzez sieć Internet czy sieć telefonii GSM (aplikacje).
    The paper presents solutions for integration of two industrial protocol: CAN and MODBUS, which are used in distributed control systems. Microprocessor-based protocol converters and program modules developed in Computer Science and Control Chair in Technical University of Rzeszow allow functionally extend a typical control system with possibilities of using equipment from different manufactures (protocol converters) as well as remote monitoring and modification via Internet or GSM networks (applications).
    Źródło:
    Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 21-24
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wyznaczanie SM - pokrycia bezpiecznej sieci Petriego metodą komputerowego wnioskowania
    Calculation of State Machine cover of safe Petri net by means of computer based reasoning
    Autorzy:
    Tkacz, J.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/153764.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    przestrzeń stanów lokalnych i globalnych sieci Petriego
    transwersale
    podsieci automatowe SM
    logika sekwentów Gentzena
    Petri net state space
    transversal
    formal reasoning
    State Machine subnets
    configurable logic controllers
    Opis:
    W artykule przedstawiono nowy sposób pokrywania bezpiecznej sieci Petriego minimalną liczbą podsieci automatowych. Metoda symboliczna polega na wczesnej selekcji odpowiednich transwersali, stopniowo wyznaczanych dla rodziny maksymalnych podzbiorów współbieżnych miejsc sieci. W przypadku bezpiecznej sterującej sieci Petriego, miejsca traktowane są jako stany lokalne, natomiast ich dopuszczalne konfiguracje określają jej stany globalne. Transwersale wyróżniają podzbiory miejsc niewspółbieżnych, przypisanych do odpowiednich SM-podsieci. Komputerowe wnioskowanie odbywa się w monotonicznym rachunku sekwentów Gentzena. Rezultaty wykorzystywane są podczas syntezy cyfrowych, konfigurowanych sterowników logicznych z zastosowaniem komercjalnego oprogramowania i języków opisu sprzętu.
    The paper presents a way of finding a suitable Petri net cover by means of a minimal number of maximal State Machine subnets (SM-components). A new symbolic method of Petri net parallel decomposition is based on early selection of proper minimal transversals, taken from family of all global Petri net states. Global states are given in advance as maximal subsets, formed from mutually concurrent places. They can be found as reachable global states of Petri net. During digital design of a logic controller, the places of the safe Petri net are treated as local internal states of Concurrent State Machine, implemented in a reconfigurable logic device (FPGA). The minimal number of selected transversals, which characterizes subsets of sequentially related places, is assigned to separate State Machine subnets. The computer based reasoning is searching a logic expression describing transversals in Gentzen sequent logic. The obtained decomposition (or cover) is used for state encoding of configurable array based embedded logic controllers, implemented as microsystems.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 11, 11; 1397-1400
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Specyfikacja sterowników cyfrowych zorientowana na niezawodność
    Quality oriented specification of logic controllers
    Autorzy:
    Doligalski, M.
    Adamski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/154557.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy wbudowane
    Rekonfigurowalne Sterowniki Logiczne
    Diagramy Maszyny Stanów UML
    sieci Petriego
    diagramy SFC
    embedded systems
    reconfigurable logic controller
    UML state machine diagram
    Petri net
    sequential function chart
    quality-driven design
    formal verification
    Opis:
    W artykule przedstawiono wdrażaną metodę projektowania rekonfigurowalnych sterowników logicznych, ukierunkowaną na jakość behawioralnej specyfikacji, a tym samym niezawodność pracy. Zamierzone funkcjonowanie sterownika jest opisane z wykorzystaniem równocześnie dwóch dualnych języków graficznych: diagramu maszyny stanów UML oraz komplementarnej sieci Petriego. Synergia spowodowana dwoma wzajemnie się uzupełniającymi podejściami do behawioralnego opisu tego samego sterownika daje szansę na otrzymanie uwiarygodnionej specyfikacji już we wstępnej fazie projektowania.
    In the paper quality oriented approach to the design of digital embedded reconfigurable controllers is presented. The behaviour of a logic controller is described by means of dual related graphical languages: UML State machine diagram and Petri Net graph. The first one is well accepted among designers from the electronic industry, the second one among control engineers taking the advantage from similarities between Petri nets and Sequential Function Charts (SFC). The synergy of the view from two sides into the same project gives a chance to obtain validated specification at the design process beginning. It is shown in the second paragraph. Comparison of elementary models (Tab. 1) and design process with use of the dual specification (Fig. 1) are also presented. The third paragraph deals with mutual conversion of the elementary elements (Tab. 2) and shows their subsets in the form of class diagrams (Figs. 2 and 3). An example of the logic controller dual specification (Figs. 4 and 5) is given in the fourth paragraph. The practical use of dual specification is contingent upon implementation of tools for performing the conversion process in an automatic way.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 671-674
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-15 z 15

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies