Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "CMOS" wg kryterium: Temat

  Lista filtrów

Dostawca treści

Wyrównaj
Wyświetlanie 1-15 z 86
Tytuł:
Single-ended four-quadrant multiplier without any passive components
Autorzy:
Ramasamy, L.
Nevin, J. H.
Powiązania:
https://bibliotekanauki.pl/articles/378407.pdf
Data publikacji:
2006
Wydawca:
Sieć Badawcza Łukasiewicz - Instytut Technologii Elektronowej
Tematy:
CMOS
Opis:
A COMOS four-guadrant analog multiplier has been designed wihout any passive components to produce a highly linear single-ended output. A fundamental Gilbert-cell circuits is coupled with a CMOS adder circuit and operational amplifier to produce a highly linear four-quadrant multiplier. The circuit achieves high speed operation and eliminates all passive components. The entire circuit is designed using only CMOS. A symmetrical design approach is used to provide a self balanced output with higher accuracy, low offset and high linearity.
Źródło:
Electron Technology : Internet Journal; 2005-2006, 37/38, 5; 1-4
1897-2381
Pojawia się w:
Electron Technology : Internet Journal
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Realizacje układów odwracalnych w technologiach półprzewodnikowych
Implementation of reversible circuits in semiconductor technologies
Autorzy:
Szyprowski, M.
Kerntopf, P.
Powiązania:
https://bibliotekanauki.pl/articles/155006.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy odwracalne
układy CMOS
reversible circuits
CMOS circuits
Opis:
Dziedzina syntezy odwracalnych układów logicznych jest rozwijana bardzo intensywnie. Zaproponowane zostały nawet konstrukcje układów odwracalnych z klasycznych elementów półprzewodnikowych. Wykazują one szereg zalet, m.in. mogą być stosowane jako układy o bardzo małym poborze mocy lub są w stanie realizować pewne klasy algorytmów obliczeń kwantowych. W poniższym referacie przedstawiamy przegląd rozwiązań realizacji układów odwracalnych z wykorzystywaniem klasycznych elementów półprzewodnikowych.
Synthesis of reversible functions (i.e. bijective mappings) is an emerging research area. It is mainly motivated by advances in quantum computing and application of reversible circuits to quantum computing. However, some research has also been done in the area of implementation of reversible circuits in classic semiconductor technologies. Such circuits, built mainly from CMOS transistors, reveal their advantages. They can be successfully applied to the area of low power design. Recently, more attention has also been given to such circuits as they can also be used to implement some classes of quantum algorithms and take the advantage of quantum computing to stretch the limits of the classical computation paradigms. This paper gives an overview of the present advances in the field of reversible circuits built in semiconductor technologies. It describes reversible circuits built from CMOS transistor based switching networks and principles of adiabatic circuits. The last part of the paper presents the foundation of quantum computatiosn that can be realized by reversible circuits with asynchronous feedback.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 911-913
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
On analog comparators for CMOS digital pixel applications. A comparative study
Autorzy:
Jendernalik, W.
Powiązania:
https://bibliotekanauki.pl/articles/200565.pdf
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
CMOS image sensor
CMOS digital pixel
analog comparator
fixed-pattern noise
FPN
CMOS
matryca świałoczuła CMOS
piksel cyfrowy
komparator analogowy
hałas ustalony
Opis:
Voltage comparator is the only - apart from the light-to-voltage converter - analog component in the digital CMOS pixel. In this work, the influence of the analog comparator nonidealities on the performance of the digital pixel has been investigated. In particular, two versions of the digital pixel have been designed in 0.35 μm CMOS technology, each using a different type of analog comparator. The properties of both versions have been compared. The first pixel utilizes a differential comparator with the increased size and improved electrical performance. The second structure is based on a very simple non-differential comparator with a reduced size and degraded performance. Theoretical analysis of the comparator nonideality effect on the quality of the image obtained from the digital pixel matrix as well as simulation results are provided.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 2; 271-278
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Baza danych modeli jednostek funkcjonalnych układów CMOS dla potrzeb systemu redukcji poboru mocy
Database of CMOS functional units models for circuit power reduction system
Autorzy:
Szcześniak, W.
Szcześniak, P.
Powiązania:
https://bibliotekanauki.pl/articles/267923.pdf
Data publikacji:
2007
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
redukcja poboru mocy
układy CMOS
reduction in power converters
CMOS
Opis:
Praca dotyczy systemu do przechowywania oraz analizy informacji o modelach jednostek funkcjonalnych układów cyfrowych CMOS. Przedstawia podstawowe wymagania projektu systemu, jego projekt oraz omawia niektóre aspekty jego implementacji. System utworzono w oparciu o środowisko relacyjnych baz danych HSQLDB dostępne na zasadzie wolnego oprogramowania. Został on wybrany ze względu na wysoką wydajność oraz łatwość integracji z tworzonym system do redukcji poboru mocy cyfrowych układów CMOS. W jego implementacji zastosowano warstwę pośredniczącą ORM (Object Relational Mapping) umożliwiającą łatwe przystosowanie do współpracy z inną bazą relacyjną danych, w przypadku zmiany wymagań w trakcie eksploatacji.
The paper presents the developed software system for storing and analyzing information concerning digital CMOS circuits models’. The system has been designed with application of HSQLDB relational database system being the free software. The system was chosen because of its good performance and easy integration with the designed system for digital CMOS circuits’ power reduction. The developed system uses also the ORM (Object Relational Mapping) layer which enables for easy adaptation to another relational database system, in case of requirement change during the maintenance phase.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2007, 23; 109-112
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Fractal geometries in lateral flux capacitor design – experimental results
Fraktale w projektowaniu kondensatorów z poprzeczną pojemnością – wyniki pomiarów
Autorzy:
Kocanda, P.
Kos, A
Gołda, A.
Powiązania:
https://bibliotekanauki.pl/articles/407780.pdf
Data publikacji:
2015
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
capacitors
CMOS integrated circuit
fractals
kondensatory
układy scalone CMOS
fraktale
Opis:
Capacitance density is increased when lateral flux structures are used in CMOS technologies compared to classic parallel-palate capacitors. Lateral-flux capacitors where designed based on three different fractal geometries. Capacitors are designed with and without special MMC metal layer available in some CMOS technologies for capacitor design. For theoretical analysis verification a special ASIC has been designed and fabricated in UMC 0.18um technology. Presented result are obtained by measurement of 5 ICs. Some capacitor structures have much higher capacitance density than classic parallel-plates capacitor without MMC layer. Few presented structures have higher capacitance density than parallel-plate capacitor made with MMC layer. Capacitors have small process parameters spread.
W porównaniu do klasycznych kondensatorów z równoległymi okładkami użycie struktur z poprzeczną pojemnością pozwala na zwiększenie gęstości pojemności przy projektowaniu kondensatorów w technologiach CMOS. Kondensatory z poprzeczną pojemnością zostały zaprojektowane na bazie trzech rożnych fraktali. Struktury kondensatorów zostały zaprojektowane z i bez użycia specjalnej warstwy metalu MMC, dostępnej w niektórych technologiach CMOS, do projektowania kondensatorów. Do sprawdzenia teoretycznych rozważań specjalny układ ASIC został zaprojektowany i wykonany w technologii UMC 0.18um. Przedstawione wyniki są efektem pomiarów 5 układów scalonych. Niektóre struktury kondensatorów mają dużo większą gęstość pojemności niż klasyczne kondensatory bez warstwy MMC. Niewiele zaprojektowanych struktur ma większą gęstość pojemności niż kondensatory klasyczne z warstwą MMC. Rozrzut parametrów kondensatorów jest niewielki.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2015, 2; 6-9
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Matryce światłoczułe – właściwości, parametry, zastosowania
Photosensitive matrices – properties, parameters, applications
Autorzy:
Parzych, J.
Hulewicz, A.
Krawiecki, Z.
Powiązania:
https://bibliotekanauki.pl/articles/377387.pdf
Data publikacji:
2017
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
przetwornik CCD
przetwornik CMOS
Opis:
W niniejszym artykule omówiono zagadnienia związane z matrycami światłoczułymi stosowanymi w cyfrowej akwizycji oraz analizie obrazów: CCD i CMOS. Przedstawiono budowę, zasadę działania, rodzaje oraz parametry i właściwości obu typów matryc. Następnie przeanalizowano różnice oraz podobieństwa matryc CCD i CMOS wynikające m.in. z ich struktury i rodzaju. Ponadto omówiono obszary aplikacyjne matryc światłoczułych, zwracając jednocześnie uwagę na wpływ danego zastosowania i wymaganych parametrów na wybór: CMOS czy CCD.
In the present article they discussed issues concerning photosensitive matrices applied in the digital aquisition and analysis of images: CCD and CMOS. a structure, a principle of operation, types, parameters and properties of both types of matrices were described. Next differences and resemblances of CCD and CMOS matrices resulting among others from their structure and the kind were analysed. Moreover appliqué areas of were discussed, simultaneously considering the influence of the given application and required parameters on choice: CMOS or CCD.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2017, 92; 189-203
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Multiple output CMOS current amplifier
Autorzy:
Pankiewicz, B.
Powiązania:
https://bibliotekanauki.pl/articles/201141.pdf
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
current amplifier
current follower
current mirror
CMOS technology
wzmacniacz prądowy
prąd
technologia CMOS
Opis:
In this paper the multiple output current amplifier basic cell is proposed. The triple output current mirror and current follower circuit are described in detail. The cell consists of a split nMOS differential pair and accompanying biasing current sources. It is suitable for low voltage operation and exhibits highly linear DC response. Through cell devices scaling, not only unity, but also any current gains are achievable. As examples, a current amplifier and bandpass biquad section designed in CMOS TSMC 90nm technology are presented. The current amplifier is powered from a 1.2V supply. MOS transistors scaling was chosen to obtain output gains equal to -2, 1 and 2. Simulated real gains are -1.941, 0.966 and 1.932 respectively. The 3dB passband obtained is above 20MHz, while current consumption is independent of input and output currents and is only 7.77μA. The bandpass biquad section utilises the previously presented amplifier, two capacitors and one resistor, and has a Q factor equal to 4 and pole frequency equal to 100 kHz.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 2; 301-306
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Silicon-germanium for ULSI
Autorzy:
Hall, S.
Eccleston, B.
Powiązania:
https://bibliotekanauki.pl/articles/309304.pdf
Data publikacji:
2000
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
silicon-germanium
HBT
SiGe-CMOS
Opis:
The paper describes recent progress for the introduction of silicon-germanium, bipolar and field effect heterostructure transistors into mainstream integrated circuit application. Basic underlying concepts and device architectures which give rise to the desired performance advantages are described together with the latest state-of the-art results for HBT and MOSFET devices. The integration of such devices into viable HBT, BiCMOS and CMOS is reviewed. Other contributions that SiGe can make to enhance the performance of ULSI circuits are mentioned also.
Źródło:
Journal of Telecommunications and Information Technology; 2000, 3-4; 3-9
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Low voltage, high-speed four-quadrant cmos transconductance multiplier
Niskonapięciowy szybki czteroćwiartkowy trans-konduktancyjny układ mnożący w technologii cmos
Autorzy:
Jasielski, J.
Kuta, S.
Machowski, W.
Kołodziejski, W.
Powiązania:
https://bibliotekanauki.pl/articles/389872.pdf
Data publikacji:
2010
Wydawca:
Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
Tematy:
analog VLSI
four-quadrant multiplier
CMOS
analogowe układy VLSI
czteroćwiartkowy układ mnożący
technologia CMOS
Opis:
The paper presents an analog four-quadrant transconductance multiplier designed in CMOS technology, suitable for low voltage and operating at high-speed. The transconductance multiplier with Gilbert-like architecture uses a cascade of a combination of two linear current dividers implemented by means of the differential pairs to produce a linear dependence between the tail current and the two output currents. To adopt the circuit for low voltage, simple current mirrors have been applied to couple the first- and the second stage of the current dividers cascade. High-speed operation is possible thanks to simple architecture of building blocks using RF CMOS transistors with sufficiently large biasing currents. A complete circuits schematic with input driving peripherials, as well as simulation results of entire multiplier have also been presented.
W artykule zaprezentowano szybki niskonapięciowy czteroćwiartkowy układ mnożący zaprojektowany w technologii CMOS. Architektura układu oparta jest o strukturę typu Gilberta. W układzie zastosowano kaskadowe połączenie dwóch stopni transkonduktancyjnych zrealizowanych w oparciu o pary różnicowe. Aby układ mógł pracować w zakresie niskich napięć zasilających poszczególne stopnie zostały sprzęgnięte przy pomocy prostych luster prądowych. Duża szybkość działania została osiągnięta dzięki prostej architekturze układu oraz zastosowaniu tranzystorów RF pracujących przy odpowiednio dużych wartościach prądów. W pracy zaprezentowano również wejściowe niskonapięciowe bloki pomocnicze oraz wyniki symulacji kompletnego układu mnożącego.
Źródło:
Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy; 2010, 13; 115-124
1899-0088
Pojawia się w:
Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Automatic tuning of a resonant circuit in wireless power supply systems for biomedical sensors
Autorzy:
Blakiewicz, G.
Jakusz, J.
Jendernalik, W.
Szczepański, S.
Powiązania:
https://bibliotekanauki.pl/articles/201440.pdf
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
CMOS circuits
automatic tuning
impedance matching
resonant circuit
układy CMOS
tuning
impedancja
obwód rezonansowy
Opis:
In this paper, a tuning method of a resonant circuit suited for wireless powering of miniature endoscopic capsules is presented and discussed. The method allows for an automatic tuning of the resonant frequency and matching impedance of a full wave rectifier loading the resonant circuit. Thereby, the receiver tunes so as to obtain the highest power efficiency under given conditions of transmission. A prototype receiver for wireless power reception, fabricated in in AMS CMOS 0.35 μm technology, was used to verify correct operation of the proposed tuning. The prototype system produces a stable supply voltage, adjustable in the range of 1.2–1.8 V at a maximum output current of 100–67 mA, which is sufficient to power a typical endoscopic capsule.
Źródło:
Bulletin of the Polish Academy of Sciences. Technical Sciences; 2016, 64, 3; 641-646
0239-7528
Pojawia się w:
Bulletin of the Polish Academy of Sciences. Technical Sciences
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Projekt układu elektroniki front-end do odczytu detektorów pikselowych oparty na strukturze inwertera
The design of readout front-end electronics for pixel detector based on inverters
Autorzy:
Kleczek, R.
Otfinowski, P.
Powiązania:
https://bibliotekanauki.pl/articles/407992.pdf
Data publikacji:
2012
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
elektronika niskoszumna
układ CMOS elektroniki odczytu front-end
low noise electronics
CMOS front-end readout
Opis:
Minimalizacja zajmowanej powierzchni krzemu przy jednoczesnym zachowaniu funkcjonalności układu oraz minimalizacja poziomu rozpraszanej mocy i szumów własnych to wymagania stawiane nowoczesnym systemom odczytowym elektroniki front-end. Prezentujemy elektronikę front-end dedykowaną do odczytu detektorów pikselowych zaimplementowaną w dwóch technologiach submikronowych (180 nm i 130 nm CMJS). Zaprojektowany układ charakteryzuje się niskim poziomem rozpraszanej mocy P = 13 žW, niskimi szumami własnymi ENC = 59e rms oraz zajmuje niewielką powierzchnię krzemu A = 850 žm2.
Minimization of the silicon occupied area and maintenance both fonctionality and analog parameters of readout front-end electronics at desirable level at same lime are very challenging in the modern pixel applications. We present the design of readout front-end electronics dedicated for pixel detectors based on an inverter amplifier implemented in two submicron technologies (130 nm and 180 nm CMOS). it is characterized by very low power dissipation level P = žW, low noise performance ENC = 59e rms and small occupied chip area A = 850žm2.
Źródło:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska; 2012, 3; 47-50
2083-0157
2391-6761
Pojawia się w:
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Komputerowa weryfikacja układów cyfrowyh CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
Computer verification of a cmos digital circuit created by subcircuits supplied by different voltages
Autorzy:
Szcześniak, W.
Kozieł, S.
Jendernalik, W.
Hasse, L.
Szcześniak, P.
Powiązania:
https://bibliotekanauki.pl/articles/267925.pdf
Data publikacji:
2007
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
redukcja poboru mocy
weryfikacja układu
układy CMOS
reduction in power consumption
verification system
CMOS settings
Opis:
W pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów Cn-1, Cn-2, …, Ci, … C0, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć Vddn-1 > Vddn-2 > … > Vddi > … > Vdd0 . Zbiór klastrów {Ci} został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie charakteryzujące się zmniejszeniem zapotrzebowania na moc zasilającą nie powoduje pogorszenia przepustowości zaprojektowanego systemu cyfrowego CMOS.
The paper presents results of a computer simulation of a CMOS digital circuit composed of Cn-1, Cn-2, …, Ci, … C0 clusters. The clusters are supplied with voltages Vddn-1 > Vddn-2 > … > Vddi > … > Vdd0, respectively. Set of clusters {Ci} was created with aid of ECA (Evolutionary Clustering Algorithm) for reduction of power dissipated. The obtained result enables for power reduction without deteriorating the throughput of the designed CMOS circuit, measured as system latency.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2007, 23; 105-108
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Ultra-low-voltage LNA with high gain and low noise figure
Autorzy:
Bastos, I.
Oliveira, L. B.
Oliveira, J. P.
Goes, J.
Silva, M. M.
Powiązania:
https://bibliotekanauki.pl/articles/397785.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
LNA
CMOS
noise cancellation
redukcja szumów
Opis:
We present a balun LNA with noise and distortion cancellation using double feedforward. A common-gate and a common-source stage are combined, and their resistive loads are replaced by transistors biased close to saturation to allows low supply voltage, without gain degradation. The proposed feedforward boosts the LNA gain and reduces the noise figure (NF). Simulation results with a 130 nm CMOS technology show that the gain is up to 24 dB and the NF is below 3.2 dB. The total power dissipation is 2.25 mW, leading to an FoM of 6.4 mW-1 with 0.6 V supply.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 3; 124-128
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Composition and electrical properties of ultra-thin SiOxNy layers formed by rf plasma nitrogen implantation/plasma oxidation processes
Autorzy:
Bieniek, T.
Beck, R. B.
Jakubowski, A.
Konarski, P.
Ćwil, M.
Hoffman, P.
Schmeißer, D.
Powiązania:
https://bibliotekanauki.pl/articles/308689.pdf
Data publikacji:
2007
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
CMOS
gate stack
oxynitride
plasma implantation
Opis:
Experiments presented in this work are a summary of the study that examines the possibility of fabrication of oxynitride layers for Si structures by nitrogen implantation from rf plasma only or nitrogen implantation from rf plasma followed immediately by plasma oxidation process. The obtained layers were characterized by means of: ellipsometry, XPS and ULE-SIMS. The results of electrical characterization of NMOS Al-gate test structures fabricated with the investigated layers used as gate dielectric, are also discussed.
Źródło:
Journal of Telecommunications and Information Technology; 2007, 3; 9-15
1509-4553
1899-8852
Pojawia się w:
Journal of Telecommunications and Information Technology
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Cascode amplifiers with low-gain variability and gain enhancement using a body-biasing technique
Autorzy:
Pereira, N
Oliveira, L. B.
Goes, J.
Oliveira, J. P.
Powiązania:
https://bibliotekanauki.pl/articles/398063.pdf
Data publikacji:
2013
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
amplifier
body-biasing
cascode
CMOS analog circuits
PVT compensation
wzmacniacz
kaskoda
układy analogowe CMOS
kompensacja PVT
Opis:
This paper presents a simple circuit technique to reduce gain variability with PVT variations in cascode amplifiers using a body-biasing scheme, while enhancing the overall gain of the amplifier. Simulation results of a standard telescopic-cascode amplifier, in two different nanoscale CMOS technologies (130 nm and 65 nm) show that the proposed compensated circuit amplifier exhibits a (DC) gain variability smaller (below ± 0.5 dB) than the original (uncompensated) circuit, while reaching a gain enhancement of about 3 dB. The required auxiliary biasing circuit dissipates around 5% of the main amplifier circuit.
Źródło:
International Journal of Microelectronics and Computer Science; 2013, 4, 3; 98-102
2080-8755
2353-9607
Pojawia się w:
International Journal of Microelectronics and Computer Science
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 86

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies