Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "Czyżak, M." wg kryterium: Autor


Tytuł:
Spamming i jego karalność w polskim systemie prawnym
Punishablity for spam under the Polish legal system
Autorzy:
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/154217.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
spamming
Internet
przestępczość internetowa
Internet crime
Opis:
Artykuł poświęcony jest spammingowi (tj. przesyłaniu niezamówionej informacji handlowej) oraz środkom jego zwalczania w polskim prawie, które uznaje go za wykroczenie oraz delikt administracyjny podlegający karze pieniężnej nakładanej przez Prezesa Urzędu Ochrony Konkurencji i Konsumentów. Przedstawiono w nim również założenia projektu nowelizacji Prawa telekomunikacyjnego z 2004 r. przyznającego Prezesowi Urzędu Komunikacji Elektronicznej kompetencje w zakresie przeciwdziałania temu zjawisku. Polskie rozwiązania w tym zakresie wydają się dolegliwe finansowo, ale istotne jest także wykorzystanie narzędzi informatycznych identyfikujących źródła spamu i tworzących bariery uniemożliwiające jego rozpowszechnianie.
The paper discusses a concept of spamming and selected anti-spam remedies in the Polish legal system. Spam shall be recognized as information which is: delivered by e-mail to a defined recipient; unsolicited; predominately of commercial, but also of political, ideological or other nature; sent in order to acquire specific personal and financial benefits (Section 2). Other forms of internet crimes similar to spamming include spamindexing, spimming, phishing and pharming (Section 3). According to the Polish law spam is treated as an offence subject to a fine (the Act on providing e-services of 2002, the Act of combating unfair market practices of 2007 ) and as an administrative tort subject to financial penalty in the maximum amount of 10% of the undertaking's income (Act on competition and consumer protection of 2007) imposed by the President of the Office of Competition and Consumer Protection (Section 4). The study also includes some of the guidelines for the amendment of the Telecommunications law of 2004 (providing for a number of powers to be granted to the President of the Office of Electronic Communications in the scope of spam prevention, including the right to impose financial penalties in the amount from 100 to 100 000 PLN on the spam sender (Section 5). The remedies against spam available under the Polish legislation shall be regarded as burdensome, especially in the case of financial consequences of an administrative financial penalty. However, as the mentioned remedies are dispersed over a number of normative acts they are to some degree incoherent. In the battle with spam it is extremely important to use relevant information and technological tools that prevent the spread of spam and also to promote appropriate rules of conduct in the Internet network (e.g. ethical codes).
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 7, 7; 548-551
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Karnoprawna ochrona usług świadczonych drogą elektroniczną na zasadzie dostępu warunkowego
Protection of conditional Access services provided by electronic means under the criminal law
Autorzy:
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/317456.pdf
Data publikacji:
2009
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
usługi elektroniczne
dostęp warunkowy
prawo karne
electronic services
conditional access
criminal law
Opis:
Przedstawiono karnoprawne oraz karnoadministracyjne aspekty odpowiedzialności z tytułu naruszenia uprawnień przedsiębiorców świadczących drogą elektroniczną usługi oparte lub polegające na dostępie warunkowym, w świetle obowiązującego prawodawstwa krajowego oraz unijnego. Wyjaśniono w szczególności pojęcie usług chronionych oraz zakres odpowiedzialności z tytułu świadczenia usług niedozwolonych oraz posiadania, używania, wytwarzania i wprowadzania do obrotu tzw. urządzeń niedozwolonych, tj. sprzętu lub oprogramowania zaprojektowanego lub przystosowanego do korzystania z usług chronionych bez uprzedniego upoważnienia usługodawcy.
This article presents criminal and administrative aspects of liability for the breach of rights of undertakings providing services based on or consisting in conditional access in the light of current national and EU law. In particular, the concept of protected services as well as the scope of liability for providing prohibited services and for having, using, producing and placing on the market of the so called prohibited devices, i.e. equipment or software designed or adapted in order to use protected services without the service provider's prior authorization, have been explained.
Źródło:
Telekomunikacja i Techniki Informacyjne; 2009, 1-2; 49-56
1640-1549
1899-8933
Pojawia się w:
Telekomunikacja i Techniki Informacyjne
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wybrane aspekty zjawiska cyberterroryzmu
Certain aspects of cyberterterrorism
Autorzy:
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/317716.pdf
Data publikacji:
2010
Wydawca:
Instytut Łączności - Państwowy Instytut Badawczy
Tematy:
cyberterroryzm
cyberprzestępczość
Internet
prawo karne
cyberterrorism
cybercrime
penal law
Polska
Opis:
Artykuł został poświęcony wybranym aspektom zjawiska cyberterroryzmu, które towarzyszy współczesnemu rozwojowi techniki, opartemu w znacznej mierze na teleinformatycznych narzędziach wymiany informacji i towarów. Wyjaśniono pojęcie cyberprzestrzeni oraz omówiono istotę cyberterroryzmu jako formy cyberprzestępczości o charakterze terrorystycznym. Przedstawiono ponadto zidentyfikowane obecnie formy działalności przestępczej i terrorystycznej w cyberprzestrzeni, a także wybrane regulacje polskiego systemu prawnego służące jej zwalczaniu.
The article concerns certain aspects of cyberterrorism, a phenomenon accompanying contemporary technological progress based to a significant extent on electronic means for exchange of information and goods. In particular, it explains the concept of cyberspace and describes the essence of cyberterrorism as a form of cybercrime of terrorist nature. In addition, currently identified forms of crime and terrorist activities in cyberspace are presented together with selected Polish regulations targeted against this kind of activity.
Źródło:
Telekomunikacja i Techniki Informacyjne; 2010, 1-2; 45-53
1640-1549
1899-8933
Pojawia się w:
Telekomunikacja i Techniki Informacyjne
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
An improved high-speed residue-to-binary converter based on the Chinese Remainder Theorem
Ulepszony szybki konwerter z systemu resztowego do systemu binarnego oparty na chińskim twierdzeniu o resztach
Autorzy:
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/154069.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
system resztowy
konwersja z systemu resztowego do systemu binarnego
residue number system
residue-to-binary conversion
Opis:
A new high-speed residue-to-binary converter for five bit moduli based on the Chinese Remainder Theorem is presented. The orthogonal projections are computed by mapping using five-variable logic functions. The sum of projections is calculated using the Wallace tree. The output carry-save representation is partitioned into four segments in such a way that the sum of the numbers represented by the low-order segments does not exceed the Residue Number System (RNS) range M. The bits of the high-order segments are compressed by the small carry-propagate adder that in effect diminishes the size of the modulo M generator used to reduce the number represented by the high-order segments. The obtained sum is smaller than 2M, thus the effective two-operand final modulo M adder can be used. The proposed converter can be pipelined on the full-adder level.
Zaprezentowano nową architekturę konwertera z systemu resztowego do systemu binarnego dla modułów 5-bitowych opartą na chińskim twierdzeniu o resztach. Projekcje ortogonalne określane są poprzez odczyt z pamięci ich obliczonych wartości. Pamięć symulowana jest poprzez użycie funkcji logicznych o liczbie zmiennych równej bitowej długości modułu. Suma projekcji obliczana jest przy użyciu sumatora wielooperandowego opartego na drzewie Wallace'a. Wyjściowe wektory sumy i przeniesienia są dzielone na cztery segmenty w taki sposób, że suma liczb reprezentowanych przez bity o młodszych wagach nie przekracza zakresu liczbowego systemu resztowego, M. Bity należące do segmentów o starszych wagach są dodawane w niewielkim sumatorze, co w efekcie umożliwia znaczne zmniejszenie rozmiaru generatora stosowanego do redukcji modulo M liczby reprezentowanej przez te bity. Suma otrzymana po zsumowaniu liczby reprezentowanej przez segmenty o młodszych wagach i zredukowanej liczby reprezentowanej przez segmenty starszych wagach nie przekracza 2M, co umożliwia zastosowanie efektywnego sumatora końcowego modulo M. Konwerter w proponowanej konfiguracji może pracować potokowo na poziomie pełnego sumatora.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 4, 4; 72-73
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Stereoskopowy pomiar odległości
Stereoscopic Distance Measurement
Autorzy:
Kowalski, P.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/376554.pdf
Data publikacji:
2017
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
pomiar odległości
wykrywanie obiektu
dalmierz
obraz stereoskopowy
Opis:
Pomiar odległości jest jedną z podstawowych operacji spotykanych w systemach przemysłowych i militarnych. W pracy przedstawiono urządzenie do precyzyjnego pomiaru małych odległości nieprzekraczających 15 m. Urządzenie będzie zainstalowane na platformie mobilnej przewidzianej do pomiaru temperatury linii wysokiego napięcia z użyciem kamery termowizyjnej. Pomiar tą metodą wymaga określenia odległości od obiektu. Wartość odległości jest konieczna do prawidłowej interpretacji obrazu z kamery. Zaproponowano stereoskopowy pomiar odległości z użyciem dwóch kamer. Metoda taka umożliwia pomiar odległości od dowolnego punktu widocznego w dwóch kamerach. Kąt widzenia urządzenia jest zbliżony do kąta widzenia kamer, a więc nie ma potrzeby precyzyjnego nakierowywania urządzenia na obiekt. Najważniejszym zagadnieniem jest wyznaczenie współrzędnych obiektu w obrazie z kamer. Jest to generalnie zadanie o dużej złożoności obliczeniowej. W przeprowadzonym eksperymencie obiekt jest wykrywany na podstawie barwy i jasności.
The distance measurement is one of the basic operations encountered in industrial systems or military. In this work a device for the precise measurement of small distances not exceeding 15 m is presented. The device will be installed on a mobile platform that will be applied for temperature measurement of high voltage lines with the use of the infrared camera. The temperature measurement by this method requires the determination of the distance to the object. The distance is needed for the proper interpretation of the camera output. The stereoscopic distance measurement using two cameras is proposed. The method allows for the measurement of distance from any point visible in both cameras. The viewing angle of the device is close to the viewing angles of cameras so there is no need for centering the device onto the object. The most important problem is the determination of object coordinates in the picture captured from the camera. It is, in general, the task of high computational complexity. In the performed experiment the object position is being determined using its colour and intensity. The measurement algorithm is described along with the selected results.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2017, 89; 281-291
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Effective residue-to-binary converter with the Chinese Remainder Theorem
Efektywna konwersja liczb z systemu resztowego do systemu wagowego z uzyciem chińskiego twierdzenia o resztach
Autorzy:
Ulman, Z.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/152042.pdf
Data publikacji:
2003
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
cyfrowe przetwarzanie sygnałów
szybka arytmetyka komputerowa
resztowy system liczbowy
digital signal processing
fast computer arithmetic
residue number system
residue-to-binary converter
Opis:
The residue-to-binary conversion is the key operation in all digital signal processing applications that use the Residue Number System (RNS). In this work a new conversion technique based on the Chinese Remainder Theorem (CRT) for 5- and 6-bit moduli is proposed. It is especially suited for the realization with the use of binary arithmetic. the specific property of the realization with the use of binary arithmetic. The specific property of the technique is a way of calculation of the excess factor r in the CRT formula that makes possible, under certain conditions, the reduction of processed numbers from the range [0,nM) to [0,2M) where "M" is the product of moduli. This is done by replacing the calculation of "r" by the computation of the result of division of the sum of projections by a power of 2 close to M. Such approach allows for very effective hardware realization of the converter. Only small ROM`s and standard binary adders are required. Moreover, the pipelining on the Full-Adder (FA) level possible.
Konwersja liczb z systemu resztowego do systemu binarnego jest podstawową operacją we wszystkich układach cyfrowego przetwarzania sygnałów, które wykorzystują system resztowy. W niniejszej pracy zaproponowano nowa metodę konwersji opartą o chinskie twierdzenie o resztach dla modułów 5- i 6-bitowych. Specyficzną cechą nowej metody jest sposób obliczania tzw. współczynnika pomiaru "r" w formule chińskiego twierdzenia o resztach, co umożliwia pod pewnymi warunkami, redukcję przetwarzanych liczb z zakresu [0,nM) do [0,2M). Jest to realizowane poprzez zastąpienie obliczania "r" obliczaniem rB, gdzie M jest potęgą liczby 2 bliska M. Takie podejście pozwala na bardzo efektywną sprzętową realizację konwertora. Konieczne są tylko małe pamięci typu ROM i standardowe sumatory binarne. ponadto możliwa jest realizacja potokowa z częstotliwością ograniczoną opóźnieniem sumatora 1-bitowego.
Źródło:
Pomiary Automatyka Kontrola; 2003, R. 49, nr 12, 12; 34-38
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
FPGA realization of an improved alpha max plus beta min algorithm
Autorzy:
Czyżak, M.
Smyk, R.
Powiązania:
https://bibliotekanauki.pl/articles/376709.pdf
Data publikacji:
2014
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
square root computation
alpha max plus beta min algorithm
field programmable gate array (FPGA)
Opis:
The improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. The improved version allows to reduce the peak error from about 4% to 0.33%. This is attained by determination of the approximate ratio of arguments and adequate selection of algorithm coefficients. Four approximation regions are used and hence four sets of coefficients. Also a Xilinx FPGA implementation for 12-bit sign magnitude numbers is shown.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2014, 80; 151-160
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zdalny pomiar prądu z możliwością obróbki cyfrowej w FPGA
Remote current measurement with digital processing in FPGA
Autorzy:
Smyk, R.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/377179.pdf
Data publikacji:
2015
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
pomiar prądu
FPGA
ZigBee
sterowanie zasilaniem
Opis:
W artykule przedstawiono realizację modułowego systemu pomiarowo-kontrolnego sterującego wariantami zasilania odbiorników 230 V. System umożliwia kontrolę poboru prądu przez urządzenia infrastruktury informatycznej w biurze. Wykrywa moment pojawienia się obniżonego poboru prądu przez urządzenia. Umożliwia to odłączenie ich od zasilania celem obniżenia kosztów zużycia energii. Do pomiaru prądu wykorzystano moduły przetworników scalonych prąd/napięcie. W ramach pracy zrealizowano rozproszony moduł sprzętowy akwizycji i wysyłania danych pomiarowych z transmisją bezprzewodową w standardzie Zigbee, między punktem pomiarowym a monitorującym oraz między punktem monitorującym a wykonawczym. Moduł pomiarowy zrealizowano w układzie Altera.
The paper presents the implementation of a modular control measurement system that controls the mains supply of 230V equipment. The system realizes the control of current consumption by the computer infrastructure in an office. The system detects the condition of lower current consumption. It allows to cut off the selected devices from the supply in order to reduce the energy cost. The integrated converters current/voltage are used to measure currents. In this work also a hardware module that performs data acquisition with a use of wireless transmission between the measurement and the monitoring points is presented. For transmission the Zigbee standard has been applied. The measurement module has been impemented in the Altera FPGA environment.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2015, 84; 153-159
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Algorytmy wykrywania krawędzi w obrazie
Edge detection algorithms in pictures
Autorzy:
Kowalski, P.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/377584.pdf
Data publikacji:
2018
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
wykrywanie krawędzi
operatory detekcji krawędzi
przetwarzanie obrazu
wykrywanie linii wysokiego napięcia
Opis:
Wykrywanie krawędzi jest pierwszym etapem w cyfrowym przetwarzaniu obrazów. Operacja ta polega na usunięciu informacji takich jak kolor czy też jasność, a pozostawieniu jedynie krawędzi. Efektem tej operacji jest znaczna redukcja ilości danych do dalszej analizy. Pozwala to na zastosowanie w następnych etapach przetwarzania bardziej złożonych algorytmów rozpoznawania obiektów na podstawie kształtu. W artykule zaprezentowano zastosowanie algorytmów Robertsa, Sobela, Previtt, Kirscha i Scharra. Zaproponowano też nowy, efektywny obliczeniowo algorytm dedykowany do wykrywania krawędzi poziomych. Algorytmy zostały porównane w zastosowaniu do detekcji przewodów. Kryteriami porównania były skuteczność wykrywania krawędzi przewodów wysokiego napięcia oraz szybkość działania. Algorytmy zostały zaimplementowane z wykorzystaniem biblioteki OpenCV oraz przetestowane na zestawie zdjęć przedstawiających przewody wysokiego napięcia.
Edge detection is the first step in digital image processing. This operation involves removing information such as colour or brightness and leaving edges. This data size reduction makes that the data amount for the further analysis is significantly smaller. This allows to use more complex algorithms for recognizing objects based on shape in the next processing stages. The work presents the application of the known edge detection algorithms as these of Roberts, Sobel, Prewitt, Kirch and Scharr. Moreover, a new, computationally effective, edge detection algorithm dedicated for horizontal edges is proposed. The algorithms have been compared for detection of electric wires. The criterions of comparison were the effectiveness of edge detection applied to high voltage wires and the speed of operation. The algorithms have been implemented using the OpenCV library and tested on a set of images of high voltage wires.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2018, 96; 243-254
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Improved magnitude estimation of complex numbers using alpha max and beta min algorithm
Ulepszony algorytm aproksymacji modułu liczby zespolonej z wykorzystaniem metody alpha max beta min
Autorzy:
Smyk, R.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/267282.pdf
Data publikacji:
2016
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
alpha max beta min algorithm
complex number
magnitude
algorytm alpha max beta min
aproksymacja modułu liczby zespolonej
Opis:
The paper presents an improved algorithm for calculating the magnitude of complex numbers. This problem, which is a special case of square rooting, occurs for example, in FFT processors and complex FIR filters. The proposed method of magnitude calculation makes use of the modified alpha max and beta min algorithm. The improved version of the algorithm allows to control the maximum magnitude approximation error by using an adequate number of approximation regions. In this way it is possible to reduce the maximum error to 3.95% for one region, and 0.24% and 0.06% for four and eight regions, respectively. This algorithm in its basic form requires only two multiplications by a constant and one addition which are preceded by the choice of greater of two arguments with respect to their absolute values. The improved version requires one general division to determine the proper approximation region. The algorithm implementation issues are considered in the accompanying paper.
W artykule przedstawiono ulepszony algorytm aproksymacji modułu liczby zespolonej. Wyznaczanie modułu liczby zespolonej wymagane jest przykładowo przy realizacji FFT i filtracji cyfrowej sygnałów zespolonych. Jest to specjalny przypadek obliczania pierwisatka kwadratowego. Wersja ulepszona algorytmu umożliwia pełną kontrolę maksymalnego błędu wyznaczania modułu liczby zespolonej. Możliwe jest to dzięki wyprowadzeniu ogólnej postaci algorytmu dla dowolnej liczby regionów aproksymacji. Umożliwia to redukcję wspomnianego błędu aproksymacji z 3,95% dla jednego regionu, do przykładowo 0,24% dla czterech regionów i 0,06% dla ośmiu regionów aproksymacji. Proponowana metoda bazuje na zmodyfikowanej wersji algorytmu alpha max beta min. Algorytm ten wymaga najpierw porównania wartości bezwzględnych części rzeczywistej i części urojonej liczby zespolonej w celu wyznaczenia większej z nich. Następnie algorytm w wersji podstawowej z jednym regionem aproksymacji konieczne jest wykonanie tylko dwóch mnożeń przez stałą oraz jednego sumowania. W wersji ulepszonej wykonywane jest dodatkowe dzielenie celem wyznaczenia odpowiedniego regionu aproksymacji. Zastosowano tu beziteracyjny algorytm dzielenia. Szczegółowe zagadnienia związane z implementacją układową ulepszonej wersji algorytmu zostały przedstawione w artykule towarzyszącym.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2016, 51; 167-171
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
RNS/TCS converter design using high-level synthesis in FPGA
Wysokopoziomowa synteza konwertera RNS/U2 w FPGA
Autorzy:
Smyk, R.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/269200.pdf
Data publikacji:
2017
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
Residue Number System
RNS
two's-complement system
TCS
Chinese Remainder Theorem I
CRT I
FPGA
system resztowy
system z uzupełnieniem do 2
U2
konwerter RNS/U2
chińskie twierdzenie o resztach
Opis:
An experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller by 30% than that for the VHDL designed converter.
W pracy przedstawiono eksperymentalną wysokopoziomową syntezę w FPGA konwertera L systemu resztowego do systemu reprezentacji z uzupełnieniem do 2 (U2). W zastosowanym podejściu wykorzystano algorytm konwersji na bazie chińskiego twierdzenia o resztach (CRT 1), Zauważono, że synteza wysokopoziomowa ułatwia proces projektowania oraz zauważalnie skraca czas testowania układu. Zaprojektowana architektura konwertera przy wykorzystaniu syntezy wysokopoziomowej pochłania o około 20% zasobów układu FPGA mniej niż dla konwertera zaprojektowanego przy użyciu języka VHDL, jednak maksymalna częstotliwość pracy jest niższa o około 30%.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2017, 57; 121-126
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Remote current measurement with FPGA digital processing
Autorzy:
Smyk, R.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/97634.pdf
Data publikacji:
2015
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
mains supply control
current measurement
FPGA
ZigBee standard
Opis:
The work presents an implementation of a modular measurement and control system that controls variants of mains supply of 230V electrical equipment. The system allows to supervise power consumption in the office electronic equipment. The system detects the instant of the reduced power consumption by a device and makes possible its switch-off in order to reduce energy cost. The current is measured with integrated current/voltage converters. The customized hardware has been built for the distributed acquisition system that includes: the data sending module with wireless transmission using ZigBee standard between the measurement point and monitoring point and switching devices. The measurement module was implemented using Altera FPGA.
Źródło:
Computer Applications in Electrical Engineering; 2015, 13; 310-318
1508-4248
Pojawia się w:
Computer Applications in Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
On simplification of residue scaling process in pipelined Radix-4 MQRNS FFT processor
Autorzy:
Smyk, R.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/97551.pdf
Data publikacji:
2014
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
fast Fourier transform
residue number system
modified quadratic residue number system
pipelined FFT processor
Opis:
Residue scaling is needed in pipelined FFT radix-4 processors based on the Modified Quadratic Residue Number System (MQRNS) at the output of each butterfly. Such processor uses serial connection of radix-4 butterflies. Each butterfly comprises n subunits, one for each modulus of the RNS base and generates four complex residue numbers. In order to prevent arithmetic overflow intermediate results after each butterfly have to be scaled, i.e. divided by a certain constant. The number range of the processed signal increases due to transformation of coefficients of the FFT algorithm to integers and summation and multiplication within the butterfly. The direct approach would require eight residue scalers that would be highly ineffective regarding that such a set of scalers had to be placed after each butterfly. We show and analyze a structure which uses parallel-to-serial transformation of groups of numbers so that only two residue scalers are needed.
Źródło:
Computer Applications in Electrical Engineering; 2014, 12; 588-596
1508-4248
Pojawia się w:
Computer Applications in Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Internet system for supply and temperature control in server rooms
Autorzy:
Kowalski, P.
Czyżak, M.
Powiązania:
https://bibliotekanauki.pl/articles/377190.pdf
Data publikacji:
2016
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
supply control
temperature control
server room
Opis:
The paper presents an internet system to manage 230 V electric devices in computer server rooms. The system is realized as the power strip connected to one of servers through the USB port. The system allows for the real-time temperature measurement and provides the maintenance-free operation. Moreover, it allows to turn on or off the connected devices using information from temperature sensors. Also it is possible to turn on or off every single socket disregarding temperature. The user communicates with the system through the web browser, and no dedicated software is required on the client side. The system has been installed and verified experimentally.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2016, 86; 425-435
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Obliczanie modułu liczby zespolonej w FPGA z użyciem algorytmu CORDIC
Computation of magnitude of complex number in FPGA using cordic
Autorzy:
Czyżak, M.
Smyk, R.
Powiązania:
https://bibliotekanauki.pl/articles/377349.pdf
Data publikacji:
2015
Wydawca:
Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
Tematy:
moduł liczby zespolonej
CORDIC
FPGA
Opis:
W pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanej wersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowano zależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetyki zmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej. Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega na wprowadzeniu korekcji po zakończeniu podstawowych obliczeń w celu zmniejszenia maksymalnego błędu. Wartość korekcji jest ustalana na podstawie stosunku współrzędnych uzyskanych po piątym stopniu iteracyjnym. Korekcja pozwala na około dwukrotną redukcję błędu maksymalnego. W pracy pokazano też przykładową architekturę układu realizującego zmodyfikowany algorytm w układzie FPGA.
The work presents computation of the magnitude of complex numbers with a modified version of the CORDIC algorithm using five iteration steps. A relationship between the error and the number of CORDIC iterations for floating point arithmetic was examined as well as the impact of using the integer arithmetic. The proposed modification of the algorithm for integer arithmetic relies upon the introduction of a correction after performing the assumed number CORDIC iterations The correction value is established upon the approximate quotient of coordinates obtained after the fifth iteration step. Such correction allows to reduce the maximum error approximately by half. The architecture implementing the algorithm in the FPGA is also shown.
Źródło:
Poznan University of Technology Academic Journals. Electrical Engineering; 2015, 84; 161-171
1897-0737
Pojawia się w:
Poznan University of Technology Academic Journals. Electrical Engineering
Dostawca treści:
Biblioteka Nauki
Artykuł

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies