Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "interpolacyjny licznik czasu" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-4 z 4
    Tytuł:
    Procesor kodu do realizacji procedur kalibracyjnych w interpolacyjnym liczniku czasu
    A code processor for realization of calibration procedures in an interpolating time counter
    Autorzy:
    Jachna, Z.
    Szplet, R.
    Kwiatkowski, P.
    Różyc, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/151466.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy programowalne
    przetworniki czasowo-cyfrowe
    interpolacyjny licznik czasu
    programmable device
    time-to-digital converters
    interpolating
    time counter
    Opis:
    W artykule opisano projekt procesora kodu (PK) stanowiącego fragment dwukanałowego precyzyjnego licznika czasu z niezależnymi interpolatorami dwustopniowymi. Projekt został zrealizowany w układzie programowalnym XC6SLX75 (Xilinx). Zadaniem układów PK jest wykonywanie kalibracji linii kodujących, w wyniku której następuje aktualizowanie charakterystyk przetwarzania i w efekcie zwiększenie precyzji pomiarowej licznika. Dzięki sprzętowej implementacji algorytmów kalibracyjnych uzyskuje się skrócenie czasu wykonywania kalibracji, zmniejszenie liczby danych przesyłanych do komputera oraz zmniejszenie złożoności oprogramowania sterującego.
    In the paper there is presented a design of a code processor (PK) as a part of a 2-channel precise time counter with independent 2-stage interpolators. The project was implemented in Spartan-6 (Xilinx) FPGA device. The main task of the PK is calibration of coding lines, resulting in updating transfer characteristics and, as an effect, higher measurement precision of the counter. Thanks to the hardware implementation of calibration algorithms there are achieved: the shorter execution time of calibration procedures, the lower amount of data transferred into the computer and less complex control software. The first simple realization of the PK has been implemented using Spartan-3 device (Xilinx) [8]. This paper presents a new, improved realization of the PK whose characteristic is more suited for the newest counters and those to be invented in the future. The use of VHDL language for description of the PK makes it more susceptible to be adapted. This paper consists of description of the counter with advanced architecture of interpolators [7] , where 10 independent time coding lines where implemented in each measurement channel. The operating principle of the PK is described based on the following scheme: precise description of code density test realization, the way of forming the transfer characteristic and the results calculations.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 7, 7; 438-440
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Błąd kwantyzacji w interpolacyjnym liczniku czasu
    Quantization error of interpolation time counter
    Autorzy:
    Szymanowski, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/208546.pdf
    Data publikacji:
    2006
    Wydawca:
    Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
    Tematy:
    metrologia odcinków czasu
    interpolacyjny licznik czasu
    błąd kwantyzacji
    time period measurement
    interpolation time counter
    quantization error
    Opis:
    Jeżeli zdarzenia losowe określające mierzony odcinek czasu T są nieskorelowane, to standardowa niepewność pomiaru jest równa q /√6 . Natomiast dla skorelowanych zdarzeń losowych (T = const) można dla każdego przedziału kwantowania w interpolatorze START określić przedział kwantowania w interpolatorze STOP. Przedstawiona w artykule analiza dotyczy błędu kwantyzacji w interpolacyjnym liczniku czasu dla tego rodzaju pomiarów.
    If the input signals determining the period of the measured time interval T are not related then, the measurement uncertainty is equal to q /√6, where q is the interpolator resolution. For the correlated input signals (T = const) it is possible to determine the hit measurement channel of STOP interpolator for each channel of START interpolator. The presented analysis shows the influence of quantization error on the measurement uncertainty of time counter when input signals are correlated.
    Źródło:
    Biuletyn Wojskowej Akademii Technicznej; 2006, 55, sp.; 59-66
    1234-5865
    Pojawia się w:
    Biuletyn Wojskowej Akademii Technicznej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synchronizacja sygnałów w interpolacyjnych licznikach czasu
    Signals synchronization in interpolating time counters
    Autorzy:
    Szplet, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/209566.pdf
    Data publikacji:
    2008
    Wydawca:
    Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
    Tematy:
    metrologia czasu
    interpolacyjny licznik czasu
    układy synchronizacji
    efekt metastabilności
    time metrology
    interpolating time counter
    synchronizing circuit
    metastability effect
    Opis:
    W artykule opisano wyniki analizy synchronizacji sygnałów, realizowanej w precyzyjnych licznikach czasu. W szczególności analiza dotyczy licznika czasu z interpolacją dwustopniową, czterofazowym zegarem o częstotliwości 250 MHz w pierwszym stopniu interpolacji, zrealizowanego w układzie programowalnym FPGA. Analizie poddano trzy układy synchronizacji stosowane w pierwszym stopniu interpolacji dwustopniowych konwerterów czasowo-cyfrowych oraz pięć synchronizatorów licznika okresów. Jako główne kryteria oceny układów użyto maksymalną częstotliwość działania, średni czas między błędami oraz łatwość wykonania w układzie programowalnym.
    This paper presents the results of an analysis of synchronization issues in precise time counters. Particularly the analysis concerns a time counter with two-stage interpolation, four-phase clock of 250-MHz frequency in the first interpolation stage, implemented in an FPGA device. Three synchronizing circuits used in the first interpolation stage of two-stage time-to-digital converters and five synchronizers of enabling signal for period counter are analyzed. For the evaluation of the circuits quality following criteria were applied: the maximum frequency of operation, the mean time between failure and easiness of implementation in a programmable device.
    Źródło:
    Biuletyn Wojskowej Akademii Technicznej; 2008, 57, 4; 287-308
    1234-5865
    Pojawia się w:
    Biuletyn Wojskowej Akademii Technicznej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-4 z 4

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies