Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Clos-network" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-4 z 4
    Tytuł:
    SMM Clos-Network Switches under SD Algorithm
    Autorzy:
    Kleban, J.
    Warczyński, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/307990.pdf
    Data publikacji:
    2018
    Wydawca:
    Instytut Łączności - Państwowy Instytut Badawczy
    Tematy:
    clos-network switch
    packet dispatching algorithms
    packet switching networks
    stability of switching network
    Opis:
    This paper is devoted to evaluating the performance of Space-Memory-Memory (SMM) Clos-network switches under a packet dispatching scheme employing static connection patterns, referred to as Static Dispatching (SD). The control algorithm with static connection patterns can be easily implemented in the SMM fabric due to bufferless switches in the first stage. Stability is one of the very important performance factors of packet switching nodes. In general, a switch is stable for a particular arrival process if the expected length of the packet queues does not increase without limitation. To prove the stability of the SMM Clos-network switches considered under the SD packet dispatching scheme the discrete Markov chain model of the switch is used and Foster’s criteria to extend Lyapunov’s second (direct) method of stability investigation of discrete time stochastic systems are used. The results of simulation experiments, in terms of average cell delay and packet queue lengths, are shown as well.
    Źródło:
    Journal of Telecommunications and Information Technology; 2018, 1; 24-31
    1509-4553
    1899-8852
    Pojawia się w:
    Journal of Telecommunications and Information Technology
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Badanie stabilności algorytmu sterowania polem Closa typu MSM
    Stability investigation of a packet dispatching algorithm for the MSM Clos-network switch
    Autorzy:
    Kleban, J.
    Warczyński, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/376609.pdf
    Data publikacji:
    2016
    Wydawca:
    Politechnika Poznańska. Wydawnictwo Politechniki Poznańskiej
    Tematy:
    pole Closa
    planowanie przepływu pakietów
    komutacja pakietów
    stabilność algorytmu
    Opis:
    Praca jest poświęcona zagadnieniu zapewnienia stabilności algorytmom sterowania przepływem komórek w trzysekcyjnych polach komutacyjnych Closa typu MSM (Memory– Space–Memory), które mogą być wykorzystywane w routerach internetowych klasy operatorskiej. W artykule przedstawiono metodę badania stabilności algorytmu sterowania polem komutacyjnym tego typu. Wykorzystano do tego celu funkcję Lapunowa oraz model płynny, stanowiący ciągłą aproksymację dyskretnego systemu komutacyjnego. Zaproponowano algorytm sterowania oparty na zasadzie maksymalnego dopasowania modułów wejściowych i wyjściowych nazwany MDM (Maksymalne Dopasowanie Modułów). Przedstawiono dowód stabilności tego algorytmu oraz wyniki eksperymentów symulacyjnych dla ruchu równomiernego i nierównomiernego w zakresie opóźnienia komórek i wielkości kolejek wejściowych oraz wyjściowych.
    In this paper, stability of packet dispatching algorithms for the MSM (Memory–Space– Memory) Clos–network switch, is discussed. The Clos switching fabric is very attractive for high–performance switches and routers because of its modular architecture and scalability. In this architecture a good and stable matching algorithm between inputs and outputs is needed, so that it can achieve high throughput and low latency. A method of packet dispatching algorithm stability evaluation, for this kind of switching fabric, is presented. Lyapunov function and the fluid flow model as a continuous–time limit approximation of discrete–time Clos–network switch is used. A new packet dispatching algorithm based on a maximal matching of input and output modules, called MDM, is presented. A proof of stability of the MDM algorithm is done. The results of simulation experiments for the MSM Clos–network switch under the MDM algorithm, obtained for uniform and non–uniform traffic distribution patterns, in terms of average cell delay, and virtual output and output queues size, are also presented.
    Źródło:
    Poznan University of Technology Academic Journals. Electrical Engineering; 2016, 87; 353-364
    1897-0737
    Pojawia się w:
    Poznan University of Technology Academic Journals. Electrical Engineering
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Towards the boundary between easy and hard control problems in multicast Clos networks
    Autorzy:
    Obszarski, P.
    Jastrzębski, A.
    Kubale, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/200819.pdf
    Data publikacji:
    2015
    Wydawca:
    Polska Akademia Nauk. Czytelnia Czasopism PAN
    Tematy:
    Clos-network
    2-cast call
    hypergraph edge coloring
    rearrageable network
    nonblocking network
    NP-completeness
    3-uniform hypergraph
    sieci
    połączenie sieciowe
    problem sieciowy
    Opis:
    In this article we study 3-stage Clos networks with multicast calls in general and 2-cast calls, in particular. We investigate various sizes of input and output switches and discuss some routing problems involved in blocking states. To express our results in a formal way we introduce a model of hypergraph edge-coloring. A new class of bipartite hypergraphs corresponding to Clos networks is studied. We identify some polynomially solvable instances as well as a number of NP-complete cases. Our results warn of possible troubles arising in the control of Clos networks even if they are composed of small-size switches in outer stages. This is in sharp contrast to classical unicast Clos networks for which all the control problems are polynomially solvable.
    Źródło:
    Bulletin of the Polish Academy of Sciences. Technical Sciences; 2015, 63, 3; 739-744
    0239-7528
    Pojawia się w:
    Bulletin of the Polish Academy of Sciences. Technical Sciences
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Synteza odwracalnych układów logicznych oparta na sieciach Closa
    Clos switching network based reversible circuit synthesis
    Autorzy:
    Szyprowski, M.
    Powiązania:
    https://bibliotekanauki.pl/articles/154679.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    odwracalne układy logiczne
    synteza logiczna
    reversible logic circuits
    logic synthesis
    Opis:
    W pracy zaprezentowany jest efektywny obliczeniowo algorytm syntezy układów odwracalnych oparty na komutacji połączeń w sieci przełączającej Closa. Zaproponowano heurystyki, które zmniejszają koszt generowanych układów. Dla układów o 3 wejściach i wyjściach podstawowa wersja algorytmu generuje układy o średnim koszcie równym 131,1% kosztu układu optymalnego, zaś pokazane heurystyki zmniejszają go do 113,7%.
    Synthesis of reversible Boolean functions (i.e. bijective mappings) is an emerging research area, mainly motivated by advances in quantum computing, nanotechnologies and low power design. The paper describes a computationally efficient reversible circuit synthesis algorithm. The presented synthesis algorithm decomposes the permutation realized by a reversible function into simpler permutations, which can be then directly mapped to reversible gates. The decomposition is based on the combinatorial theorems used by the Clos switching networks. In the paper analysis of the algorithm computational complexity is performed as well as some new heuristic modifications are proposed. These heuristics decrease the cost of generated circuits and reduce the required computation time. For all 3-input, 3-output reversible functions, the basic algorithm generates circuits that are 131.1% larger than the optimal one, while the introduced heuristics reduce it to 113.7%.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 735-738
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-4 z 4

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies