Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "programmable control" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 19
Tytuł:
Zdalna obsługa sterowników przemysłowych przy użyciu sieci Internet lub telefonii GSM
Programmable controllers remote control using Internet or GSM celluar phones
Autorzy:
Bryndza, L.
Rzońca, D.
Powiązania:
https://bibliotekanauki.pl/articles/156278.pdf
Data publikacji:
2005
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
protokół Modbus
sterowniki przemysłowe
zdalna obsługa
Modbus protocol
programmable controllers
remote control
Opis:
W artykule opisano dwa urządzenia umożliwiające zdalną obsługę sterownika przemysłowego, opracowane w Katedrze Informatyki i Automatyki Politechniki Rzeszowskiej. Jedno z urządzeń wykorzystuje do tego celu sieć Internet, drugie zaś sieć telefonii komórkowej GSM.
This article presents two devices enabling programmable controllers remote control, built in Computer and Control Engineering Chair of Rzeszow University of Technology. One of them uses Internet, the other one uses GSM celluar phone network.
Źródło:
Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 25-27
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Procedura hardware in the loop w syntezie algorytmów sterowania
Hardware in the loop procedure used for the control system synthesis
Autorzy:
Jaszczak, S.
Powiązania:
https://bibliotekanauki.pl/articles/154658.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
HIL
hardware-in-the-loop
PLC
Programmable Logic Controller
OPC (OLE for Process Control)
DDE (Dynamic Data Exchange)
programmable logic controller (PLC)
Opis:
W artykule omówiono wykorzystanie technologii OPC do badania systemów sterowania zgodnie z procedurą Hardware In The Loop. Artykuł jest efektem eksperymentów nad zastosowaniem programu Simulink jako aplikacji klienckiej, za pomocą której zrealizowano model obiektu i KepwareOPC jako serwer OPC. Procedura HIL została przeprowadzona w układzie sterowania kursem pojazdu podwodnego z wykorzystaniem sterownika PLC jako platformy wykonawczej algorytmu sterowania i modelu pojazdu podwodnego w programie Simulink.
In this paper possibility of using OPC technology for the process of designing and testing the heading control algorithm according to the Hardware In The Loop (HIL) procedure is described. The main problem in the design of automated systems is the safe real time testing of the control algorithm, during a deployment. This algorithm synthesized at the computer simulation level according to the Model In The Loop procedure with use of specialized software does not take into account specification of the target platform i.e.: limited time for executing a single algorithm loop, limited program memory, limited precision of signal values etc. According to the HIL procedure the control algorithm is implemented using a target executing platform (i.e. PLC, microcontroller, PC + DAQ board, etc.), whilst a plant is the mathematical model in PC memory. The presented text is a result of the experiments on employing Simulink as a client application, which enables simulation of the specific and KepwareOPC as the OPC. The main advantage of the HIL procedure is the possibility of safe real time testing of the control algorithm. Besides the security reasons, also the cost of implementation and testing of algorithm on real object is essential. In the third paragraph the HIL experiment concerning the control of an underwater vehicle course angle is presented. The PLC controller with the control algorithm is a control system, whereas the underwater vehicle model is implemented in the Simulink.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 685-687
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wybrane strategie sterowania redundantnymi urządzeniami okrętowymi
Selected Control Strategies of Redundant Marine Equipment
Autorzy:
Albrecht, A.
Muc, A.
Szeleziński, A.
Powiązania:
https://bibliotekanauki.pl/articles/342418.pdf
Data publikacji:
2017
Wydawca:
Uniwersytet Morski w Gdyni. Wydawnictwo Uniwersytetu Morskiego w Gdyni
Tematy:
urządzenia okrętowe
redundancja
sterowanie
sterownik programowalny
PLC
marine devices
redundancy
control
programmable logic controller
Opis:
Artykuł przedstawia wybrane strategie sterowania urządzeniami redundantnymi zawarte w jednym programie, dzięki czemu istnieje możliwość zmiany trybu pracy w zależności od sytuacji i zapotrzebowania. Sterowanie zrealizowano z wykorzystaniem sterownika programowalnego PLC oraz panelu operatorskiego HMI. Celem pracy było przedstawienie kilku uzupełniających się rozwiązań, do efektywnego i optymalnego wykorzystania urządzeń okrętowych.
This paper presents selected control strategies of redundant devices implicted in one program so that there is a possibility to change the operating mode depending on situation. The problem was evolved on pumps example becaue of their often use both in marine, and shore environment. Simulation model was based on two parallel pumps working in one system. First and second control mode assumes one of the pump working as ‘Master’ and second as ‘Stand-by’. It gives freedom in selection which pump is ‘Master’ and opportunity to change the choice. Third mode comprehends rotating work of two pumps depending on medium pressure value in the system. The control was implemented by using Programmable Logic Controller (PLC) and Human Machine Interface (HMI). Described strategies were checked and simulated in a few different configurations. The aim was to present several complementary solutions to achieve efficient and optimum use of the devices.
Źródło:
Zeszyty Naukowe Akademii Morskiej w Gdyni; 2017, 100; 9-19
1644-1818
2451-2486
Pojawia się w:
Zeszyty Naukowe Akademii Morskiej w Gdyni
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Model dźwigu osobowego z układem sterowania programowalnym logicznie
Model of a passenger lift with control system programmable logically
Autorzy:
Jezierski, P.
Lepszy, A.
Noworyta, K.
Nagórny, A.
Żółkiewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/409025.pdf
Data publikacji:
2011
Wydawca:
Politechnika Śląska
Tematy:
układ sterowania
dźwig osobowy
PLC
programowalny sterownik logiczny
control system
passenger lift
programmable logic controller
Opis:
W artykule przedstawiono model zlecenia produkcyjnego stanowiącego podstawę integracji systemów Proedims i KbRS w zakresie harmonogramowania produkcji dyskretnej. Model zlecenia umożliwia planowanie produkcji złożonych wyrobów posiadających wielopoziomowe struktury procesów technologicznych zarówno w systemach o konfiguracji przepływowej jak i gniazdowej z maszynami równoległymi. W przyjętym modelu systemu produkcyjnego oraz zlecenia wyszczególniono etapy decyzyjne wymagane przy budowie harmonogramu. Opisano sposób współpracy przy wymianie danych pomiędzy omawianymi systemami.
The paper presents the model of a production order, which is the basis of Proedims and KbRS software systems integration, used in scheduling of discrete manufacturing systems. The model enables planning of production orders for complex products with multi-level structure of the processes in flow shop and job shop production system configuration with parallel machines. Required decision-making stages for schedule construction of the given model of the production system and production order were presented. Principles of cooperation in exchanging data between Proedims and KbRS were discussed.
Źródło:
Wybrane Problemy Inżynierskie; 2011, 2; 171-176
2083-1021
Pojawia się w:
Wybrane Problemy Inżynierskie
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Budowa modeli specjalizowanych sterowników ruchu drogowego w językach opisu sprzętu
Construction of specialized models of road traffic controllers in hardware description languages
Autorzy:
Firląg, K.
Kawalec, P.
Powiązania:
https://bibliotekanauki.pl/articles/197398.pdf
Data publikacji:
2013
Wydawca:
Politechnika Śląska. Wydawnictwo Politechniki Śląskiej
Tematy:
algorytm sterowania ruchem drogowym
specjalizowany sterownik ruchu drogowego
układ programowalny
traffic control algorithm
specialized traffic controller
programmable device
Opis:
W artykule przedstawiono metodę budowy modeli specjalizowanych sterowników ruchu drogowego realizowanych w języku VHDL. Rozwiązaniem problemu braku reprezentacji graficznej i konieczności bardzo dobrej znajomości języka VHDL przez projektanta jest wykorzystanie oprogramowania narzędziowego CAD, pozwalającego na projektowanie urządzeń srd w sposób przyjazny i intuicyjny dla inżyniera sterowania ruchem. W artykule zaproponowano metodę budowy sterownika opierając się na modelach specyfikacji formalnej mającej graficzną reprezentację. Pierwszym etapem jest zamiana algorytmów sterowania ruchem drogowym w sieć działań GSA. Przedstawiono metodę konwersji dla wszystkich rodzajów klatek algorytmu sterowania. Następnie pokazano sposób konwersji sieci GSA w graf przejść automatu skończonego FSM, gdzie w celu zwiększenia czytelności grafu sterowania zaproponowano wprowadzenie stanów hierarchicznych, dla obsługi przejść międzyfazowych i faz ruchu. Wykorzystując hierarchiczny graf sterowania zaproponowano uniwersalną strukturę logicznego sterownika ruchu drogowego. Sterownik ten wyspecyfikowano w programie Active-HDL, który wygenerował model sterownika logicznego w języku VHDL.
The paper presents the construction method of specialized models of road traffic controllers realized within VHDL language. The designer solves the problem of lack of graphic representation and the necessity of a very good command of VHDL language by using utility software CAD allowing for designing traffic control devices that would be pleasant and intuitive in use for the traffic control engineer. The construction method of a controller has been proposed in the article on the basis of formal specification models having intuitive graphic representations. The first stage consists in changing the algorithms of road traffic control into a network of generalized stochastic automata (GSA) activities. The method of conversion has been presented for all types of control algorithm frames. Afterwards, the way of conversion of GSA network into the transition graph of finite state machine (FSM) was presented, where in order to increase the clarity of control graph, it was proposed to introduce hierarchical states for interstage transitions as well as traffic phases. With the use of hierarchical graph of control, universal structure of logic road traffic controller has been proposed. This controller has been specified within Active-HDL program which generated a model of logic controller in VHDL language.
Źródło:
Zeszyty Naukowe. Transport / Politechnika Śląska; 2013, 80; 17-27
0209-3324
2450-1549
Pojawia się w:
Zeszyty Naukowe. Transport / Politechnika Śląska
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Projektowanie sterowników mikroprogramowanych z wykorzystaniem bloków pamięci układów programowalnych
Design of microprogrammed controllers with dedicated memory blocks
Autorzy:
Wiśniewski, R.
Barkalov, A. A.
Halang, W. A.
Powiązania:
https://bibliotekanauki.pl/articles/151796.pdf
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sterownik mikroprogramowany (mikroprogramowany układ sterujący)
programowalny układ FPGA
Microprogrammed Controller (Compositional Microprogram Control Unit)
field programmable gate array (FPGA)
Opis:
W artykule zaprezentowana zostanie nowa metoda projektowania sterowników mikroprogramowanych. W proponowanym rozwiązaniu zarówno moduł pamięci, jak i część adresująca sterownika realizowane są z wykorzystaniem dedykowanych bloków pamięci układów programowalnych. Dzięki temu układ sterujący może zostać w łatwy sposób zweryfikowany pod kątem bezpieczeństwa. Ponadto zredukowana zostaje liczba wykorzystanych elementów logicznych, które są niezbędne do implementacji układu sterującego w matrycach programowalnych. Trzecią istotną korzyścią proponowanej metody jest możliwość zastosowania częściowej rekonfiguracji zarówno części zarządzającej jak i modułu pamięci sterownika. Idea metody zostanie zilustrowana przykładem. Pokazane zostaną wszystkie kroki, które są niezbędne do realizacji układu z wykorzystaniem proponowanej metody.
A compositional microprogram control unit (also called a microprogrammed controller) is a multi-level device whose control unit consists of two main units. The first one is responsible for addressing microinstructions that are kept in a control memory. It is a simple finite-state machine. The role of the second unit is to hold and generate adequate microinstructions. Such a solution permits to minimize the number of logic elements required to implement the control unit. Therefore, wider areas of the target device can be accessed by other modules of the designed system. The control memory can be implemented using either logic elements or dedicated memory blocks of a chip. In this paper a new design method of microprogrammed controllers is proposed. Its idea is to implement the addressing part of microprogrammed controllers with memories. This kind of solutions has three main advantages. First of all, such designs can easily be verified thanks to the regular structure of memories, which fosters the inherent safety of entire control units. Moreover, in such a case the design is implemented with a System-on-Programmable-Chip (SoPC), the additional resources available there in form of programmable devices may be used. It is possible to implement the addressing part of a control unit with dedicated memory blocks of an SoPC, which results in a reduction of logic elements (especially look-up tables) required. Finally, the concept allows application of partial reconfiguration of an SoPC. Thus, the functionality of the whole controller can be easily and quickly modified. The proposed method is illustrated by an example. All steps required in order to design and prototype microprogrammed controllers based on the presented concept are shown in detail.
Źródło:
Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 569-571
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/152945.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji automatów Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć liczbę wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiony zostanie również przykład zaproponowanego rozwiązania oraz wyniki eksperymentu.
The method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on the use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing of the digital system performance. An example of application of the proposed method is given. Control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 11, 11; 1375-1377
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Laboratoryjny system cyfrowy programowany przez Ethernet oparty na magistrali SPI
Digital laboratory system programmed over the Ethernet based on SPI bus
Autorzy:
Noga, Krystyna Maria
Rabczuk, Dorota
Powiązania:
https://bibliotekanauki.pl/articles/267717.pdf
Data publikacji:
2019
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
układy cyfrowe
magistrala SPI
systemy wbudowane
układy programowalne
digital systems
Serial Peripheral Interface
SPI
embedded devices
remote control
programmable devices
Opis:
W artykule zaprezentowano cyfrowy system laboratoryjny oparty na magistrali SPI z mikrokontrolerem w roli urządzenia Master oraz różnymi urządzeniami Slave podłączonymi do magistrali (cyfrowy termometr, potencjometr, pamięć EEPROM, układ programowalny CPLD). Założeniem projektu jest stworzenie bazy sprzętowo-programistycznej dla rozwojowego systemu zdalnie sterowanego oraz programowanego przez Ethernet. Użytkownik przez stronę internetową ma możliwość wysłania żądania tcp/http dla urządzeń na magistrali SPI, a w odpowiedzi http otrzymuje informacje o stanie urządzeń. System jest przystosowany do zdalnego ładowania nowych wersji programu do pamięci mikrokontrolera po Ethernecie.
The article presents a laboratory system based on SPI bus with a microcontroller as the Master device and various Slave devices connected to the Master over the SPI bus. The variety of digital devices with SPI interface enables the growth of the project. In the exemplary system several digital devices were used: a thermometer, an EEPROM memory, a potentiometer and a PLD structure. The PLD structure is chosen as Slave device on the bus to take advantage of its typical functionality: ability to perform fast arithmetical calculations. In order to inform of an alarm state the CPLD structure must use an external interrupt line to the microcontroller because Slave device cannot start a communication session over SPI bus. The microcontroller is chosen as Master device because it possesses various external interfaces especially Ethernet interface. The aim of the project is creating a remotely controlled system programmed over the Ethernet which can expand through connecting additional devices on the SPI bus and writing libraries for them. The Ethernet interface is used to load the microcontroller program over the Ethernet which gives the student the ability to remotely load and test the microcontroller software.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2019, 65; 111-114
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:
Barkalov, A.
Titarenko, L.
Chmielewski, S.
Powiązania:
https://bibliotekanauki.pl/articles/154725.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Opis:
W artykule została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych do implementacji skończonych automatów stanów z wyjściami typu Moore'a w matrycowym układzie programowalnym typu PAL. Cechą automatów Moore'a jest regularny charakter mikrooperacji, które daje się implementować z użyciem wbudowanych bloków pamięci. Metoda oparta jest na zastosowaniu transformacji kodów pseudorównoważnych stanów. Zaproponowane podejście pozwala zmniejszyć ilość wymaganego zużycia sprzętowego bez zmniejszenia wydajności systemów cyfrowych. Przedstawiona zostanie również analiza zaproponowanego rozwiązania oraz wyniki eksperymentu.
A method of decrease in the number of programmable array logic (PAL) macrocells in logic circuit of Moore finite-state-machine (FSM) is proposed. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimising the hardware without decreasing the digital system performance. An example of application of the proposed method is given. The control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It permits to use different sources for representation of a current state code.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 714-717
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza mikroprogramowanych układów sterujących z identyfikacją wyjść oraz dekoderem funkcji
Synthesis of compositional microprogram control units with outputs identification and function decoder
Autorzy:
Wiśniewski, R.
Barkalov, A. A.
Powiązania:
https://bibliotekanauki.pl/articles/156316.pdf
Data publikacji:
2008
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
dekoder funkcji
programowalny układ FPGA
compositional microprogram control unit (CMCU)
function decoder
field programmable gate array (FPGA)
Opis:
W artykule zaprezentowana zostanie metoda umożliwiająca zmniejszenie liczby wyjść oraz funkcji logicznych modułów wewnętrznych układu sterującego poprzez zastosowanie identyfikacji wyjść łańcuchów bloków operacyjnych. Ponadto wprowadzony zostanie dodatkowy blok dekodera funkcji, który może zostać zrealizowany z wykorzystaniem dedykowanych bloków pamięci, co znacznie pozwala zmniejszyć liczbę elementów logicznych matryc FPGA. Szczegółowe badania przeprowadzone przez autorów potwierdzają skuteczność proponowanej metody. W porównaniu ze standardowym sposobem projektowania układów mikroprogramowanych, rozwiązanie wykorzystujące dekoder funkcji pozwala zmniejszyć liczbę wykorzystanych bloków logicznych średnio o 36%.
A new synthesis method of compositional microprogram control unit (CMCU) is presented in the article. The method is based on the modification in the traditional solutions. Application of an additional block - function decoder - permits to reduce the number of logic blocks used for implementation of the CMCU on FPGA. All steps required in order to synthesize CMCU with function decoder will be shown. Detailed investigations conducted by authors have shown that the proposed method permits to decrease the FPGA area used for implementation of the control unit up to 36% compared with traditional solutions.
Źródło:
Pomiary Automatyka Kontrola; 2008, R. 54, nr 8, 8; 585-587
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie platform Arduino Uno oraz DE2-115 do sterowania modelami aut
The use of platforms Arduino Uno and DE2-115 for controlling of the models of cars
Autorzy:
Noga, K. M.
Powiązania:
https://bibliotekanauki.pl/articles/267625.pdf
Data publikacji:
2018
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
technika cyfrowa
dydaktyka
cyfrowe sterowanie
układy programowalne
FPGA
język opisu sprzętu VHDL
digital technique
didactics
digital control
programmable circuits
VHDL equipment description language
Opis:
W artykule przedstawiono nowe stanowisko badawcze i dydaktyczne którym jest zestaw składający się z dwóch odpowiednio zmodernizowanych modeli aut sterowanych radiowo. Zaprojektowane specjalnie na potrzeby laboratorium Techniki Cyfrowej przykładowe cyfrowe sterowanie wykorzystuje platformy DE2-115 oraz Arduino Uno. Modele aut zostały dodatkowo wyposażone w sygnalizację świetlną i dźwiękową oraz po 3 ultradźwiękowe czujniki odległości HC-SR04, które umożliwiają detekcję przeszkody. Modele poruszają się we wspólnej przestrzeni tak, aby unikać kolizji pomiędzy sobą oraz z innymi przeszkodami.
The article presents a new research and teaching laboratory stand consists a set of two appropriately modernized radiocontrolled models of cars. These models of cars have been additionally equipped with lighting - LEDs, buzzers and three ultrasonic distance sensors HC-SR04, which enable detection of a hindrance. Models move in a common space to avoid collisions between themselves and other hindrances. The exemplary digital controlling using the DE2-115 and Arduino Uno platforms are specially designed for the needs of the Digital Technique laboratory.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2018, 60; 85-90
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Opracowanie dydaktyczne układu sterowania i kontroli parametrów pracy kotła parowego z zastosowaniem sterownika programowalnego
Didactic Development of Control System and Monitoring of Steam Boiler Operation Parameters Using a Programmable Controller
Autorzy:
LIPIŃSKI, SEWERYN
OLKOWSKI, TOMASZ
PYCH, PATRYK
Powiązania:
https://bibliotekanauki.pl/articles/456290.pdf
Data publikacji:
2018
Wydawca:
Uniwersytet Rzeszowski
Tematy:
opracowanie dydaktyczne
sterownik programowalny
kocioł parowy
sterowanie i kontrola parametrów pracy
didactic preparation
programmable controller
steam boiler
control and monitoring of work parameters
Opis:
W artykule podjęto temat opracowania układu sterowania i kontroli parametrów pracy kotła parowego z wykorzystaniem sterownika programowalnego. Podstawowym założeniem projektu była jego przydatność dydaktyczna. Stąd pomysł, by zaprezentować możliwość automatyzacji wspomnianego układu na istniejącym stanowisku laboratoryjnym – z łatwą dostępnością oraz widocznością elementów składowych. Drugim założeniem wstępnym było osiągnięcie możliwie największego poziomu zautomatyzowania projektowanego układu. System został opracowany dla sterownika programowalnego LOGO! firmy Siemens, z wykorzystaniem darmowego oprogramowania LOGO! Soft Comfort, pozwalającego m.in. na łatwą symulację projektowanych układów sterowania, co jest szczególnie istotne w kontekście dydaktycznym.
The work deals with the development of control system and monitoring of steam boiler op-eration parameters using a programmable controller. The basic assumption of the project was its didactic usefulness. Hence the idea to present the possibility of automation of the system on an existing laboratory stand – with easy accessibility and visibility of constituent elements. The sec-ond preliminary assumption was to achieve the highest possible level of automation of the designed system. The system has been developed for the LOGO! programmable controller by Siemens, using the free LOGO! Soft Comfort environment, allowing, among other things, for an easy simulation of designed control systems, which is especially important in the didactic context.
Źródło:
Edukacja-Technika-Informatyka; 2018, 9, 2; 304-310
2080-9069
Pojawia się w:
Edukacja-Technika-Informatyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja sprzętowa algorytmu MD5 w układach FPGA z użyciem mikroprogramowanego układu sterującego
Hardware implementation of MD5 algorithm in FPGAs using compositional microprogram control unit
Autorzy:
Barkalov, A.
Titarenko, L.
Bieganowski, J.
Powiązania:
https://bibliotekanauki.pl/articles/155117.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany układ sterujący
osadzony blok pamięci
algorytm MD5
FPGA
MD5
compositional microprogram control unit (CMCU)
field programmable gate array (FPGA)
Embedded Memory Block
Opis:
W artykule przedstawiona została koncepcja implementacji sprzętowej algorytmu MD5 z wykorzystaniem mikroprogramowanego układu sterującego. Cechą charakterystyczną rozwiązania jest wykorzystanie osadzonych bloków pamięci do realizacji układu sterującego. Przedstawione rozwiązanie jest przeznaczone przede wszystkim do realizacji w układach FPGA. W artykule przedstawione zostały wyniki syntezy kilku wybranych struktur układów mikroprogramowanych. Otrzymane wyniki zostały porównane do typowej realizacji w postaci automatu Moore'a.
The paper presents an example of application of Compositional Microprogram Control Unit (CMCU) to hardware implementation of MD5 algorithm. The MD5 algorithm is a widely used hash function with a 128-bit hash value. MD5 is used in many security applications, for example to hash passwords in FreeBSD operating system [14]. MD5 is also commonly used to check the integrity of files. MD5 was designed by Ron Rivest in 1991 [10]. Other similar algorithms are SHA [7] and RIPEMD [6]. The hardware implementation of MD5 in FPGAs is usually based on embedded memory blocks (EMB) because the algorithm uses a lot of constants during calculations [8]. In the paper the authors present an alternative solution in which constants are generated by CMCU (Fig. 3) circuit. The CMCU is also based on EMB. It can generate constants for MD5 and also signals for other tasks. The research results show that CMCU requires less hardware amount when compared to traditional Moore FSM (Tab. 1). The results were obtained using Xilinx ISE 12.1 and Xilinx Spartan-3 (xc3s50-5pq208) [13]. The models of control units were generated by the authors' software.
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 868-870
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Bezpieczna platforma sprzętowa dla aplikacji opisanych w języku FBD
Safety execution framework for FB applications
Autorzy:
Śnieżek, M.
Powiązania:
https://bibliotekanauki.pl/articles/156270.pdf
Data publikacji:
2005
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
sterowanie bezpieczne
sterownik logiczny
PLC
język bloków funkcyjnych
formalna weryfikacja
safety related control
Safety Integrity Level 3
Function Block Diagrams
software verification
programmable logic controller
Opis:
W pracy przedstawiono programowalny sterownik logiczny, zachowujący się w sposób bezpieczny. Zachowanie to obejmuje normalną pracę, podczas której wymaga się poprawnego sterowania, jak również stan awarii, w którym wyjścia muszą być automatycznie wyzerowane. Algorytm sterowania jest opisany metodą bloków funkcyjnych FBD i SFC zgodną z normą IEC-61131. Zastosowana architektura sprzętowa sprzyja podzieleniu oprogramowania na dwie części. Pierwsza część - stała, niezależna od aplikacji - obejmuje bibliotekę bloków funkcyjnych. część druga - zmienna, bezpośrednio zależna od aplikacji - zawiera strukturę połączeń bloków. Obydwie części są wykonywane przez osobne procesory. Do badania poprawności stałej części programu zaproponowano formalną metodę wykorzystującą logikę wyższego rzędu HOL. Część zamienną bada się stosując metodę zróżnicowanej retranslacji.
To architecturally support the programming of safety related control applications in the graphical language Function Block Diagram and the verification of such software meeting the requirements of safety Integrity level 3, a dedicated, low complexity execution platform is presented. Its hardware is fault detecting to immediately initiate emegrency shut-downs in case of malfunctions. By design, there is no semantic gap between the programming and machine execution levels, enabling the safety licensing of application software by extremely simple, but rigorous methods, viz., diverse back translation and inspection. Operating in strictly periodic fashion, the platform exhibits fully predictable real time behaviour.
Źródło:
Pomiary Automatyka Kontrola; 2005, R. 51, nr 1, 1; 31-33
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Realizacja programowa algorytmów filtracji, estymacji i sterowania w PLC/PAC
The software implementation of filtering, estimation and control algorithms in PLC / PAC
Autorzy:
Tarnawski, J.
Powiązania:
https://bibliotekanauki.pl/articles/276853.pdf
Data publikacji:
2013
Wydawca:
Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:
sterowniki programowalne PLC/PAC
dyskretne algorytmy sterowania
strojenie i weryfikacja oprogramowania
estymacja RLS_FF
programmable logic controller (PLC)
discrete control algorithms
tuning and verification of software
estimation RLS_FF
Opis:
Sterowniki programowalne PLC (ang. Programmable Logic Controller) są główną przemysłową platformą implementacji algorytmów sterowania bezpośredniego. Standardowo producenci PLC dostarczają programistom jedynie podstawowe, najprostsze metody sterowania. Wraz z rozwojem sterowników PLC oraz ich następców PAC (ang. Programmable Automation Controller) pojawiły się zwiększone możliwości obliczeniowe i pamięciowe tych urządzeń oraz pełniejsza implementacja języków programowania określonych w normie IEC-61131-3. PLC i PAC mają obecnie moc obliczeniową i dostępną pamięć odpowiadającą komputerom osobistym PC sprzed kilku lat, można je programować również w językach wysokiego poziomu stosując zmienne zdefiniowane w postaci macierzowej. Uwzględniając pewne ograniczenia i specyfikę działania PLC oraz PAC można w tych urządzeniach zaimplementować wiele zdyskretyzowanych algorytmów sterowania, estymacji czy filtracji. Pomimo niewątpliwych potencjalnych korzyści wynikających ze stosowania zaawansowanych metod w warstwie sterowania bezpośredniego, temat ten w literaturze jest skromnie reprezentowany. W artykule prezentowane jest podejście do programowania algorytmów filtracji, estymacji i sterowania, opisanych równaniami różnicowymi. Przedstawiono metodykę budowy oprogramowania dla PLC/PAC. Dla zilustrowania procesu implementacji algorytmu z pogranicza filtracji i estymacji wykorzystano metodę najmniejszych kwadratów ze współczynnikiem zapominania RLS_FF.
PLCs (Programmable Logic Controllers) are the main industrial platform for the implementation of direct control algorithms. PLC producers provide to programmers only basic, simple control methods. With the development of PLC and their successors (Programmable Automation Controller - PAC) appeared increased CPU and memory capabilities of the equipment and fuller implementation of programming languages defined in the standard IEC-61131-3. PLCs and PACs now have the computing power and memory of the personal computer PC a few years ago, they can also be programmed in high level languages using the variables in the form of a matrix. Taking into account the limitations and specifics of the PLC and PAC in these devices it is possible to implement almost any discrete control, estimation and filtering algorithm. This paper presents an approach to programming filtering, estimation and control algorithms defined by differential equations. The methodology of software development for PLC / PAC is presented. For presentation of implementation process of filtering and estimation algorithm least squares with forgetting factor (RLS_FF) is used.
Źródło:
Pomiary Automatyka Robotyka; 2013, 17, 5; 100-107
1427-9126
Pojawia się w:
Pomiary Automatyka Robotyka
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 19

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies