Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "magistrala testująca" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-2 z 2
    Tytuł:
    Diagnostyka ukladów analogowych z wykorzystaniem magistrali testującej mieszanej sygnałowo IEEE 1149.4
    Diagnosis of analog electronic circuits with IEEE 1149.4 test bus
    Autorzy:
    Bartosiński, B.
    Powiązania:
    https://bibliotekanauki.pl/articles/154052.pdf
    Data publikacji:
    2002
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układy analogowe
    magistrala testująca sygnałowo
    Opis:
    Przedstawiono wyniki badań nad wykorzystaniem magistrali testującej mieszanej sygnałowo zgodnej ze standardem IEEE 1149.4 do diagnostyki wybranych struktur analogowych. Diagnostykę przeprowadzano metodą analityczną, opartą na twierdzeniu Tellegana, metodą oscylacyjną oraz metodą opartą na przekształceniu biliniowym. Do badań użyto prototypowych układów scalonych typu MNABST-1 firmy Matsushita wyposażonych w magistralę IEEE 1149.4. We wszystkich przypadkach przedstawiono metodykę testów i wyniki identyfikacji uszkodzeń oraz zakres zastosowań danej metody. Zwrócono uwagę na ograniczenia związane z konstrukcją prototypowych układów MNABST-1.
    Results of investigation mixed signal test bus IEEE 1149.4 for diagnosis of analog electronic circuits are presented. Three methods of diagnosis are investigated: computer aided analytical method based on Tellegen`s theorem, oscillation based method and bilinear tranasformation method. The methodology of tests and some results of fault identification are presented. The Matsushita prototype Analog Boundary Test LSI MNABST-1 equipped with IEEE 1149.4 test bus was used in all methods. The attention is turned to the limitations connected with properties of circuits MNABST-1.
    Źródło:
    Pomiary Automatyka Kontrola; 2002, R. 48, nr 7/8, 7/8; 17-20
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Testowanie układów cyfrowych z wykorzystaniem magistrali IEEE 1149.7
    Fault detection in digital circuits using IEEE 1149.7 test bus
    Autorzy:
    Bartosiński, B.
    Powiązania:
    https://bibliotekanauki.pl/articles/153720.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    projektowanie ułatwiające testowanie
    systemy wbudowane
    magistrala testująca
    IEEE 1149.7
    Design for Testability
    embedded systems
    Opis:
    Przedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie zasilaniem oraz rozszerzone możliwości debugingu oprogramowania układów mikroprocesorowych.
    The IEEE 1149.7 bus developed in December 2009, designed for testing and debugging of multi-core embedded circuits is presented in the paper. The IEEE 1149.7 bus is based on the idea of a boundary scan path and constitutes an extension of the testing bus IEEE 1149.1 widely used in industry [1] (Fig. 1). The properties of the IEEE 1149.7 [5] belong to classes T0-T5 (Fig. 2). Class T0 (Compliant Class) ensures compatibility with Standard IEEE 1149.1. Classes T1-T3 (Extended Classes) expand the possibilities of the IEEE 1149.7 Standard, whereas Classes T4-T5 (Advanced Classes) add new possibilities connected with two wire operation. In relation to the IEEE 1149.1 Standard, the IEEE49.7 bus provides the ability to quickly access a specific device in a system with multiple devices (Fig. 6), operation in a star topology (Fig. 7), reduced to 2 number of pin (Fig. 8), power management and extended possibilities of debugging microprocessor software. These properties facilitate considerably the testing of embedded SOC circuits and stacked die devices with many semiconductor structures in one IC package. The enhanced functionality and reduced number of pin in the IEEE 1149.7 do not interfere with co-operation with IEEE 1149.1 circuits, which allows going on with testing the earlier-developed procedures and infrastructure for IEEE 1149.1. It is expected that in the near future the IEEE 1149.7 bus will find even more support, as IEEE 1149.1, by the industry.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 11, 11; 1372-1375
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-2 z 2

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies