Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "current loop" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-8 z 8
    Tytuł:
    Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich
    Analysis of computing power of hardware platforms for amulti-axis controller of direct drives
    Autorzy:
    Góra, G.
    Mars, P.
    Petko, M.
    Karpiel, G.
    Powiązania:
    https://bibliotekanauki.pl/articles/1197049.pdf
    Data publikacji:
    2018
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
    Tematy:
    moc obliczeniowa
    mikrokontrolery ARM Cortex
    układ FPGA
    sterownik prądowy
    computing power
    ARM Cortex microcontrollers
    FPGA
    current loop
    Opis:
    The classic control system architecture of mechatronic devices consists of one master controller and axle controllers configured to work in positional, velocity or torque mode. This is due to the functional system division and the distribution of computing power and hardware resources to several independent units. However, modern hardware platforms with high computing power having a large amount of resources, in the form of hardware interfaces, built-in modules and general purpose ports enable integration of the main controller and axis controllers into a single integrated circuit. The article presents a comparison of the computing power of seven versions of systems based on FPGA chips and microcontrollers with ARM-Cortex Mx core. Performance tests were carried out by the direct drive controller’s current loop implementation consisting of the Clark and Park transforms, the PI controller, the unit normalization module and the SPWM type modulator. The level of the FPGA system hardware resources utilization was also presented in the case of Nios II soft processor usage, supported by the single-precision floating-point FPU hardware unit and additional coprocessor instructions for the trigonometric functions calculation.
    Klasyczna architektura układu sterowania urządzeń mechatronicznych składa się z jednego nadrzędnego sterownika oraz sterowników osi, skonfigurowanych do pracy w trybie pozycyjnym, prędkościowym lub momentowym. Wynika to z podziału funkcjonalnego systemu oraz rozłożeniu mocy obliczeniowej i zasobów sprzętowych na kilka niezależnych jednostek. Jednak współczesne platformy sprzętowe dysponujące wysokimi mocami obliczeniowymi oraz posiadające dużą ilość zasobów, w postaci sprzętowych interfejsów, wbudowanych modułów oraz portów ogólnego przeznaczenia, pozwalają na integrację sterownika głównego oraz sterowników osi w jednym układzie scalonym. W artykule przedstawiono porównanie mocy obliczeniowej siedmiu wersji systemów bazujących na układach FPGA oraz mikrokontrolerach z rdzeniem ARMCortex Mx. Testów wydajności dokonano poprzez implementację pętli prądowej sterownika napędu bezpośredniego, składającej się z transformacji Clarka i Parka, regulatora PI, modułu normalizacji jednostek oraz modulatora typu SPWM. Przedstawiono również poziom wykorzystania zasobów sprzętowych układu FPGA w przypadku użycia soft-procesora Nios II wspomaganego sprzętową jednostką zmiennoprzecinkową pojedynczej precyzji FPU oraz dodatkowymi instrukcjami koprocesora do obliczenia funkcji trygonometrycznych.
    Źródło:
    Maszyny Elektryczne: zeszyty problemowe; 2018, 3, 119; 23-28
    0239-3646
    2084-5618
    Pojawia się w:
    Maszyny Elektryczne: zeszyty problemowe
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich
    Analysis of computing power of hardware platforms for a multi-axis controller of direct drives
    Autorzy:
    Góra, Grzegorz
    Mars, Piotr
    Petko, Maciej
    Karpiel, Grzegorz
    Powiązania:
    https://bibliotekanauki.pl/articles/303286.pdf
    Data publikacji:
    2019
    Wydawca:
    Wydawnictwo Druk-Art
    Tematy:
    moc obliczeniowa
    mikrokontrolery ARM Cortex
    układ FPGA
    sterownik prądowy
    computing power
    ARM Cortex microcontrollers
    FPGA
    current loop
    Opis:
    Klasyczna architektura układu sterowania urządzeń mechatronicznych składa się z jednego nadrzędnego sterownika oraz sterowników osi, skonfigurowanych do pracy w trybie pozycyjnym, prędkościowym lub momentowym. Wynika to z podziału funkcjonalnego systemu oraz rozłożenia mocy obliczeniowej i zasobów sprzętowych na kilka niezależnych jednostek. Jednak współczesne platformy sprzętowe, dysponujące wysokimi mocami obliczeniowymi oraz posiadające dużą ilość zasobów, w postaci sprzętowych interfejsów, wbudowanych modułów oraz portów ogólnego przeznaczenia, pozwalają na integrację sterownika głównego oraz sterowników osi w jednym układzie scalonym. W artykule przedstawiono porównanie mocy obliczeniowej siedmiu wersji systemów bazujących na układach FPGA oraz mikrokontrolerach z rdzeniem ARM-Cortex Mx. Testów wydajności dokonano poprzez implementację pętli prądowej sterownika napędu bezpośredniego, składającej się z transformacji Clarke i Parka, regulatora PI, modułu normalizacji jednostek oraz modulatora typu SPWM. Przedstawiono również poziom wykorzystania zasobów sprzętowych układu FPGA w przypadku użycia softprocesora Nios II, wspomaganego sprzętową jednostką zmiennoprzecinkową pojedynczej precyzji FPU oraz dodatkowymi instrukcjami koprocesora do obliczenia funkcji trygonometrycznych.
    The classic control system architecture of mechatronic devices consists of one master controller and axle controllers configured to work in positional, velocity or torque mode. This is due to the functional system division and the distribution of computing power and hardware resources to several independent units. However, modern hardware platforms with high computing power having a large amount of resources, in the form of hardware interfaces, built-in modules and general purpose ports enable integration of the main controller and axis controllers into a single integrated circuit. The article presents a comparison of the computing power of seven versions of systems based on FPGA chips and microcontrollers with ARM-Cortex Mx core. Performance tests were carried out by the direct drive controller’s current loop implementation consisting of the Clarke and Park transforms, the PI controller, the unit normalization module and the SPWM type modulator. The level of the FPGA system hardware resources utilization was also presented in the case of Nios II soft processor usage, supported by the single-precision floating-point FPU hardware unit and additional coprocessor instructions for the trigonometric functions calculation.
    Źródło:
    Napędy i Sterowanie; 2019, 21, 2; 83-87
    1507-7764
    Pojawia się w:
    Napędy i Sterowanie
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Model promieniowego pasywnego łożyska magnetycznego
    The model of the passive magnetic bearing
    Autorzy:
    Falkowski, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/276705.pdf
    Data publikacji:
    2012
    Wydawca:
    Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
    Tematy:
    pasywne łożysko magnetyczne
    charakterystyka statyczna
    współczynnik sztywności
    model pętli z prądem molekularnym
    passive magnetic bearing
    static characteristic
    stiffness coefficient
    loop with molecular current model
    Opis:
    W artykule przedstawiona jest analityczna metoda wyznaczania charakterystyki statycznej łożyska pasywnego. Do wyznaczenia modelu analitycznego wykorzystany został model pętli kołowej z prądem molekularnym. Korzystając z zależności matematycznych można oszacować maksymalne obciążenie łożyska magnetycznego w zależności od położenia wirnika w szczelinie powietrznej. W artykule przedstawiona została konstrukcja pasywnego łożyska magnetycznego oraz zależność siły magnetycznej od położenia wirnika w szczelinie powietrznej. Ponadto przedstawione są charakterystyki statyczne wyznaczone metodą elementów skończonych i eksperymentalnie.
    There is presented analytical method estimation of the static characteristic of the passive magnetic bearing. The loop with molecular current model is used to obtain the analytical model. The characteristic decides about the load of the passive bearing. The change of magnetic force is proportional to position the rotor in the air gap of bearing. In the paper is presented construction of the passive magnetic bearing and analytically relationship between position the rotor in the air gap and magnetic force. The author is present relationship between the static characteristic estimated by finite element method and experiment.
    Źródło:
    Pomiary Automatyka Robotyka; 2012, 16, 2; 443-449
    1427-9126
    Pojawia się w:
    Pomiary Automatyka Robotyka
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Przegląd metod pomiaru impedancji pętli zwarciowej i ocena ich przydatności do obwodów z wyłącznikami różnicowoprądowymi
    Overview of measurement methods of fault loop impedance and assessment of their usefulness for circuits with RCDS
    Autorzy:
    Borowski, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/269157.pdf
    Data publikacji:
    2015
    Wydawca:
    Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
    Tematy:
    pomiar impedancji pętli zwarciowej
    wyłączniki różnicowo-prądowe
    fault loop impedance measurement
    residual current device
    Opis:
    W obwodach chronionych wyłącznikami różnicowoprądowymi pomiar impedancji pętli zwarciowej może być problematyczny. Duży prąd pomiarowy, będący jednocześnie prądem różnicowym wyłącznika różnicowoprądowego, może powodować jego zbędne wyzwalanie. Niektóre metody pomiaru impedancji pętli zwarciowej umożliwiają jego wykonanie bez wyzwalania wyłącznika różnicowoprądowego lecz są mało dokładne ze względu na niewielką wartość prądu pomiarowego. W artykule przedstawiono zasady pomiaru impedancji pętli zwarciowej i oceniono ich przydatność do obwodów z wyłącznikami różnicowoprądowymi.
    Fault loop impedance measurements can be problematic in circuits protected by RCDs. Measuring current which is also a residual current to the RCD can cause its unwanted tripping during the measurement. Existing methods for measuring fault loop impedance admittedly allow the performance of the test without tripping the RCD but are less accurate and have a minimum impedance limit of the measured values. Meters using large measurement current, devoid of these defects are not suitable for measuring in circuits with RCDs installed.
    Źródło:
    Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2015, 45; 19-22
    1425-5766
    2353-1290
    Pojawia się w:
    Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Stanowisko do weryfikacji nowej metody pomiaru rezystancji pętli zwarciowej
    Laboratory stand for testing of a new method of fault loop resistance measurement
    Autorzy:
    Czapp, S.
    Borowski, K.
    Powiązania:
    https://bibliotekanauki.pl/articles/268175.pdf
    Data publikacji:
    2016
    Wydawca:
    Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
    Tematy:
    impedancja pętli zwarciowej
    rezystancja pętli zwarciowej
    wyłącznik różnicowoprądowy
    stanowisko
    laboratoryjne
    fault loop impedance
    fault loop resistance
    residual current devices
    laboratory stand
    Opis:
    W artykule przedstawiono budowę i zasadę działania stanowiska laboratoryjnego, które umożliwia weryfikację eksperymentalną nowej metody pomiaru rezystancji pętli zwarciowej. Metoda ta charakteryzuje się tym, że nie następuje wyzwalanie wyłączników różnicowoprądowych, mimo wykorzystania stosunkowo dużej wartości prądu pomiarowego. Weryfikacja metody na stanowisku laboratoryjnym jest podstawą do skonstruowania prototypowego miernika rezystancji pętli zwarciowej przeznaczonego do obwodów z wyłącznikami różnicowoprądowymi.
    Every low voltage installation should be periodically tested for the evaluation of the effectiveness of protection against electric shock. In a TN type network a fault loop impedance or resistance test is performed. If a residual current device is installed in the tested circuit this test is problematic. The residual current device trips out during the test, because the measurement current is the residual current for the device. In the paper authors present the construction and principle of operation of a laboratory stand for verification of a new method of fault loop resistance measurement. This method enables measuring of fault loop resistance without nuisance tripping of residual current devices, in spite of the use of relatively high value of measuring current. The verification of the new method with the use of this laboratory stand is a base for construction of a prototype meter dedicated for circuits with residual current devices.
    Źródło:
    Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2016, 51; 23-26
    1425-5766
    2353-1290
    Pojawia się w:
    Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Wpływ wielkości ziarna na właściwości magnetycznie miękkich materiałów kompozytowych
    The effect of grain size variations on magnetic properties in soft magnetic composites
    Autorzy:
    Jastrzębski, R.
    Jakubas, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/268232.pdf
    Data publikacji:
    2017
    Wydawca:
    Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
    Tematy:
    pętla histerezy
    straty wiroprądowe
    materiały proszkowe
    rozmiar ziarna
    hysteresis loop
    eddy current loss
    soft magnetic composites
    grain size
    Opis:
    W pracy przeprowadzono analizę wpływu rozmiaru ziarna w magnetycznie miękkich materiałach kompozytowych na ich właściwości magnetyczne. W pracy wykorzystano próbki rdzeni cylindrycznych wykonanych przez autorów z mieszaniny żelaza z polichlorkiem winylu. Badania obejmowały wyznaczenie takich parametrów jak indukcja nasycenia, natężenie koercji i stratność. Zbadano ponadto wpływ częstotliwości magnesowania na stratność materiału.
    The application of soft magnetic composites increases in different branch of electric and electronic engineering. For this reason, it is very important to understand the micro-structural effects on their magnetic properties. The paper focuses on the effect of grain size variations of soft magnetic composites on their magnetic properties such as saturation flux density, coercive field strength, power losses etc. During research self-developed materials made of a mixture of pure iron and polyvinyl chloride were used. Three different grain sizes of Fe, namely: up to 50 μm, 50 μm – 100 μm and 100 μm – 150 μm were used in the study. All samples contained 99,5% Fe and 0,5% PVC. The grain size of PVC was 100 μm – 150 μm. The effect of grain size variations on the shape of hysteresis loops was also examined. In the paper it was proved, that the increase of grain size improves magnetic properties of ready-made cores, e.g. the power losses are decreased upon the grain size increase. The aforementioned effect is particularly visible for higher excitation frequencies e.g. at f = 400 Hz.
    Źródło:
    Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2017, 54; 109-111
    1425-5766
    2353-1290
    Pojawia się w:
    Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Korekcja kształtu prądu wtórnego przekładnika prądowego
    Correction of the Secondary Current Shape of Current Transformer
    Autorzy:
    Biel, B.
    Jakubowska, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/1368621.pdf
    Data publikacji:
    2013
    Wydawca:
    Sieć Badawcza Łukasiewicz - Instytut Napędów i Maszyn Elektrycznych Komel
    Tematy:
    przekładnik prądowy
    uzwojenie wtórne
    krzywa magnesowania
    pętla histerezy
    energia strat w rdzeniu
    przebieg odkształcony
    błąd prądowy
    błąd całkowity
    błąd kształtu
    current transformer
    secondary winding
    magnetization curve
    hysteresis loop
    energy loss in the core
    process deformed
    current error
    total error
    shape error
    Opis:
    The currents measured in industrial applications reach very high values and at the same time their courses are more and more distorted. In the case of the measurement of alternating current of very high intensity it is necessary to use a current transformer. Such a current transformer should only change the scale of the course but retain its shape. Unfortunately, current transformers distort the shape of the course. These distortions depend mainly on the harmonic content in the primary current and the distortions caused by the ferromagnetic core. The purpose of the article is to define the methodology to minimize the distortion of the secondary current caused by the current transformer, while leaving the distortion of the original course. Minimizing distortions does not consist in the idealization of core parameters but on the development of the algorithm for processing samples using the CT ratio parameters. In this method CT ratio parameters are determined on the basis of the data specified on the nameplate as well as on the basis of measurements. These measurements are carried out without intervention in its interior. The method presented enables more accurate reproduction of the shape of current being measured and can be applied in the industry. The method can be used both for transformers at the design stage and those already in operation.
    Prądy mierzone w zastosowaniach przemysłowych osiągają bardzo duże wartości, a jednocześnie kształty przebiegów są coraz bardziej odkształcone. W przypadku pomiaru prądu zmiennego o dużym natężeniu musi być stosowany przekładnik prądowy. Stosowany przekładnik powinien tylko zmienić skalę przebiegu, zachowując jego kształt. Niestety przekładniki prądowe zniekształcają jego kształt. Zniekształcenia te zależą głównie od zawartości harmonicznych w prądzie pierwotnym oraz zniekształceń wprowadzanych przez rdzeń ferromagnetyczny. Celem artykułu jest określenie metodyki zminimalizowania zniekształceń przebiegu prądu wtórnego wprowadzanych przez przekładnik, przy pozostawieniu zniekształceń przebiegu pierwotnego. Minimalizacja zniekształceń nie polega na idealizacji parametrów rdzenia, ale na opracowaniu algorytmu przetwarzania próbek, przy wykorzystaniu parametrów przekładnika. W metodzie tej parametry przekładnika określa się na podstawie danych z tabliczki znamionowej oraz pomiarów. Pomiary te wykonywane są bez ingerencji w jego wnętrze. Przedstawiona metoda umożliwia dokładniejsze odwzorowanie kształtu przebiegu prądu mierzonego i będzie mogła być stosowana w przemyśle. Może być ona stosowana do przekładników zarówno projektowanych jak i już będących w eksploatacji.
    Źródło:
    Maszyny Elektryczne: zeszyty problemowe; 2013, 1, 98; 7-12
    0239-3646
    2084-5618
    Pojawia się w:
    Maszyny Elektryczne: zeszyty problemowe
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Niskomocowy generator przestrajany napięciem na częstotliwość 1 GHz jako kluczowa
    Low power 1 GHz voltage controlled oscillator as a key part of phase locked loop system in 0.18 žm CMOS process
    Autorzy:
    Zaziąbł, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/152667.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    Generator przestrajany napięciem
    Generator przestrajany prądem
    Konwerter napięcie prąd
    pętla fazowa
    Multiplikacja częstotliwości
    Voltage controlled oscillator
    VCO
    Current controlled oscillator
    CCO
    V-I converter
    phase locked loop
    PLL
    frequency multiplication
    Opis:
    Wymagania współczesnych systemów pomiarowych kierują nowe wyzwania w projektowaniu niskomocowych układów zegarowych wysokich częstotliwości. Możliwości techniczne wytworzenia sygnału przy użyciu klasycznego generatora opartego o filtr kwarcowy są ograniczone do kilkudziesięciu megaherców. Zatem taktowanie układów w zakresie gigahercowym nie jest możliwe bez systemu multiplikacji częstotliwości. Proponowanym rozwiązaniem jest pętla fazowa, której głównym blokiem jest niskoszumny generator przestrajany napięciem. Pobór mocy generatora jest poniżej 300 žW, przy zachowaniu dobrych właściwości szumo-wych, gdzie drżenie fazy jest na poziomie 1,25 ps. Proponowany generator został zaprojektowany w technologii 0,18 žm CMOS.
    Demand of modern measurement systems in nuclear science is guided the new challenges in design of low power high frequency clock generation systems. A technical possibility for clock generation using the classical generator based on a quartz filter is limited to tens of megahertz. Thus, the 1 GHz clock generation is not possible without a frequency multiplier system. The task is so difficult to realise, because made in submicron process, where the integration of analog and digital blocks poses serious challenges. The proposed solution is a low power voltage controlled oscillator with the center frequency of 1 GHz and pseudo-differential architecture, resistant to process variations and cooperating with charge pump phase locked loop. Power consumption of VCO is below 300 žW, while maintaining good noise properties, where the jitter is 1.25 ps. The proposed generator is designed in 0.18 žm CMOS technology. In this paper the first section describes the architecture of the phase locked loop for which the presented VCO is suited. Then all the functional blocks of the generator are described in detail including a current controlled oscillator, V-I converter and differential to single ended converter. In the last section the simulation results and the method of process variation minimisation are given.
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 8, 8; 918-921
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-8 z 8

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies