Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "arithmetic" wg kryterium: Temat

  Lista filtrów
Wyrównaj
Wyświetlanie 1-15 z 35
Tytuł:
O pewnych modyfikacjach teorii skierowanych liczb rozmytych
On certain modifications of ordered fuzzy numbers theory
Autorzy:
Piasecki, Krzysztof
Powiązania:
https://bibliotekanauki.pl/articles/955256.pdf
Data publikacji:
2017
Wydawca:
Uniwersytet w Białymstoku. Wydawnictwo Uniwersytetu w Białymstoku
Tematy:
skierowane liczby rozmyte
arytmetyka
ordered fuzyy number
arithmetic
Opis:
Skierowane liczby rozmyte zostały zdefiniowane w doskonały i intuicyjny sposób przez Witolda Kosińskiego. Z tej przyczyny skierowane liczby rozmyte coraz częściej określa się mianem liczb Kosińskiego. W pierwszej części tej pracy zaproponowano w pełni sformalizowaną definicję liczby Kosińskiego. Definicję tę następnie uogólniono do przypadku skierowanej liczby rozmytej z nieciągłą funkcją przynależności. Istotną wadą arytmetyki zaproponowanej przez Kosińskiego był brak zamknięcia przestrzeni skierowanych liczb rozmytych ze względu na podstawowe działania arytmetyczne, takie jak: dodawanie, odejmowanie, mnożenie i dzielenie. Głównym celem prezentowanej pracy jest taka modyfikacja działań arytmetycznych, aby przestrzeń liczb Kosińskiego była zamknięta z racji zmodyfikowanych działań arytmetycznych.
Ordered fuzzy numbers have been defined in an excellent, intuitive way by Witold Kosiński. For this reason, they are increasingly referred to as Kosiński’s numbers. A fully formalized definition of a Kosiński’s number is proposed in the first part of this work. This definition is generalized so as to fit an ordered fuzzy number with an upper semi-continuous membership function. A significant drawback of Kosiński’s arithmetic is that the space of ordered fuzzy numbers is not closed under addition, subtraction, multiplication, or division. The main aim of this paper is to modify the arithmetic in such a way that the space of ordered fuzzy numbers is closed under the modified arithmetic operations.
Źródło:
Optimum. Economic Studies; 2017, 3(87); 3-18
1506-7637
Pojawia się w:
Optimum. Economic Studies
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Arytmetyka finansowa dla studentów wydziałów inżynierskich politechniki łódzkiej. Doświadczenia po dwóch latach prowadzenia przedmiotu
Financial arithmetic for students of engineering departments of the Lodz University of Technology. Experience after two years of teaching the course
Autorzy:
Długosz, Renata
Lindner, Monika
Powiązania:
https://bibliotekanauki.pl/articles/2031502.pdf
Data publikacji:
2021
Wydawca:
Politechnika Gdańska. Wydział Elektrotechniki i Automatyki
Tematy:
arytmetyka finansowa
nauka zdalna
Excel
financial arithmetic
remote education
Opis:
W artykule omówiono doświadczenia z dwóch lat prowadzenia przedmiotu „Arytmetyka finansowa” dla studentów wybranych kierunków na Wydziale Budownictwa, Architektury i Inżynierii Środowiska Politechniki Łódzkiej. Przedstawiono trudności i pomysły na ich przezwyciężenie, przede wszystkim w kontekście pracy zdalnej. Podano sposoby motywowania studentów pokolenia Z (ery cyfrowej) do aktywnego udziału w procesie zdalnego uczenia się.
In the article the experience of two years of teaching the "Financial Arithmetic" course for students of selected faculties at the Faculty of Civil Engineering, Architecture and Environmental Engineering of the Łódź University of Technology is discussed. The authors were teaching this subject for two consecutive years. Due to the pandemic, the learning was conducted remotely. This resulted in many additional difficulties, including keeping students engaged and fair verification of their achievements. On the other hand, the fact that each of the students had their own computer with an accessible spreadsheet let the teachers to expand the practical part significantly. In the article difficulties and ideas for overcoming them were presented, mainly in the context of remote work. Some ways of motivating students of "Z generation" to actively participate in the process were given. Between them the project of the construction of student's own business plan was tested and described. The last part of the article presents plans for future improvements.
Źródło:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej; 2021, 72; 29-32
1425-5766
2353-1290
Pojawia się w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Codzienne operacje arytmetyczne a problem kosztów podwójnego zadania: raport z eksperymentu behawioralnego kontrolowanego elektroencefalografem
Everyday Mental Calculations and Dual-Task Costs: Evidences from a Behavioral Experiment Supported by EEG
Autorzy:
Przybyła, Tomasz
Klichowski, Michał
Powiązania:
https://bibliotekanauki.pl/articles/15840742.pdf
Data publikacji:
2018-09-15
Wydawca:
Uniwersytet im. Adama Mickiewicza w Poznaniu
Tematy:
mental arithmetic
cognitive-motor interference
mathematical education
shopping at the supermarket
Opis:
Very recent studies show that a cognitive-motor interference can expose people not only to a motor danger but also weaken their cognitive capabilities. This effect is called the dual-task cost. One of the most popular examples of it nowadays is the smartphone use while walking, which is well examined. Yet, there are no studies that would analyse to what extent the other high-popular dual-task situation – shopping at the supermarket, weakens cognitive processes. To shed some light on this issue, we investigated a behavioral experiment on everyday mental calculations. Methods: Twenty mathematical-ly-educated adults took part in this study. We used stimuli in the form of shop labels. The participant’s task was to add two prices or state the price after a discount. They carried out the tasks by turns, either by standing (single-task) or walking with a shopping basket (dual-task). EEG controlled level of their attention. Results: We found that a cognitive-motor interference do not affected the everyday mental calculations. But, such familiar mental arithmetic as calculating prices after discounts was frighteningly difficultfor the participants. Conclusions: While our findingdoes not confirmthe occurrence of dual-task costs in everyday mental calculations, it has profound consequences for a mathematical education, which effects turn out to be useless in real life.
Źródło:
Studia Edukacyjne; 2018, 49; 145-155
1233-6688
Pojawia się w:
Studia Edukacyjne
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmodyfikowane mnożenie o stałej szerokości bitowej
Improved fixed-width multiplier
Autorzy:
Jamro, E.
Wielgosz, M.
Russek, P.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/158107.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
arytmetyka komputerowa
filtry cyfrowe
układ mnożący
computer arithmetic
digital filters
multiplier
Opis:
Niniejszy artykuł prezentuje nową metodę kompensacji błędu odcięcia dla mnożenia o stałej szerokości bitowej czyli takiej, dla której szerokość bitowa argumentów wejściowych jest taka sama jak wyjścia. Niektóre poprzednie publikacje były oparte na błędnych założeniach, dlatego zadaniem tej publikacji jest wykazanie wspomnianych błędów oraz zaprezentowanie nowej architektury, dla której błąd średni dąży do zera.
Multiplication is usually implemented in hardware as a full bit-width parallel multiplier, i.e., input bit-widths add up to make up the output bit-width. Nevertheless, in most real-world cases, the input bit-width n is the same as the output bit-width. Therefore, in order to reduce a multiplier area, the n LSBs columns of the multiplier are truncated during the multiplication process (see Fig. 1). This introduces a truncation error which can be reduced by an error compensation circuit. The truncation errors presented in the previous papers, e.g. [3, 6, 7], are based on the false assumption; during truncation error calculation it is sufficient to consider only the combination of each partial input bit products aibj. instead of ever input bits ai and bj (see Fig. 2 and Tab. 1). Therefore a proper fixed-width multiplier structure should be introduced (the old one should be redesigned). This paper focuses on optimizing the mean error (ME) of the truncated multiplier. As a result, a novel Improved Variable error Compensation Truncated Multiplier (IVCTM) is proposed which in comparison to [2], reduces the number of AND gates by 1 in the error compensation circuit (see Fig. 3). For the IVCTM, a mean error is significantly lower than for previously published counterparts. The structure of the IVCTM is simplified in comparison to the previously published truncated multiplier [2], therefore it occupies less silicon area.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 10, 10; 1133-1136
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Comparing Axiomatic Theories of Truth
Autorzy:
Łełyk, Mateusz
Powiązania:
https://bibliotekanauki.pl/articles/561328.pdf
Data publikacji:
2019
Wydawca:
Polskie Towarzystwo Semiotyczne
Tematy:
axiomatic theories of truth
conservativity
Peano Arithmetic
disquotation
Kripke-Feferman
Friedman-Sheard
Opis:
The main aim of our paper was to present three formal tools for comparing various axiomatic theories of truth. In Section 2 we aimed at showing that there are indeed many different approaches to defining a set of axioms for the notion of truth. In Section 3 we introduced three different \measures of strength" of axiomatic theories of truth, i.e. three reflexive and transitive relations (preorders) on the set of axiomatic theories of truth. We have explained the intuition behind each of them. The three relations were called (from the most fine-grained to the coarsest): Fujimoto definability, model-theoretical strength, proof-theoretical strength. Then in the last section we described how they order the truth theories introduced in Section 2. We observed that theories made equivalent by the coarser relation can be strictly ordered by the next one.
Źródło:
Studia Semiotyczne; 2019, 33, 2
0137-6608
Pojawia się w:
Studia Semiotyczne
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Mnożenie o stałej szerokości bitowej z zaokrąglaniem
Fixed-width multiplier with rounding
Autorzy:
Jamro, E.
Wielgosz, M.
Russek, P.
Wiatr, K.
Powiązania:
https://bibliotekanauki.pl/articles/154742.pdf
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
arytmetyka cyfrowa
filtry cyfrowe
układ mnożący
digital arithmetic
digital filters
digital multiplier
Opis:
Niniejszy artykuł prezentuje mnożenie o stałej szerokości bitowej, dla którego szerokość bitowa argumentów jest taka sama jak danej wyjściowej. Najmłodsze bity wyniku są odrzucane już na etapie mnożenia, dzięki czemu układ zajmuje mniej zasobów kosztem niewielkiego błędu obliczeń, który można zmniejszyć poprzez zastosowanie dodatkowych bitów ochronnych, układu kompensacji błędu oraz operacji zaokrąglania. Niniejszy artykuł proponuje nową architekturę uwzględniające powyższe operacje.
The paper deals with fixed-width multipliers, i.e. multipliers for which inputs and output bit-width is the same. In order to reduce hardware requirements for such a multiplier, some of the multiplier logic is truncated during multiplication process (see Fig. 1). This, however, introduces a calculation error which can be reduced by both special truncation-error compensation logic (e.g. presented in Fig. 2) and by additional guard bits. As presented in Tabs. 1 and 2, for relatively small number of guard bits g, the overall error is determined by the rounding process rather than truncation. Nevertheless, as it is proved in this paper, for g>0, the error compensation logic interfere with the rounding process, e.g. offsets the Mean Error (ME). Therefore a novel multiplier denoted as Mean Error optimized Rounded Truncated Multiplier (MERTM) is presented. The MERTM, instead of rounding, includes additional AND gates in comparison to the VCTM [1]. As a result, for the MERTM, ME approaches zero.
Źródło:
Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 769-771
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Podręczniki do matematyki Stefana Banacha w kontekście doświadczeń szkolnych autora
Mathematics textbooks by Stefan Banach in the context of his school experiences
Autorzy:
Karpińska, Karolina
Powiązania:
https://bibliotekanauki.pl/articles/1398905.pdf
Data publikacji:
2019-06-30
Wydawca:
Polska Akademia Nauk. Instytut Historii Nauki im. Ludwika i Aleksandra Birkenmajerów
Tematy:
Stefan Banach
historia nauczania matematyki
historia matematyki
algebra
geometria
arytmetyka polityczna
matematyka finansowa
podręcznik szkolny
history of mathematics education
history of mathematics
geometry
political arithmetic
financial arithmetic
school textbook
Opis:
The aim of this paper is to analyse the content of school textbooks whose author or co-author was Stefan Banach (1892–1945), with particular attention paid to the scope of exploring equations, the method of introducing geometry to school teaching (whether to start it with discussing the basic planimetric concepts or basic stereometric concepts, or discussing them both parallelly?) and the range of political arithmetic (currently called financial arithmetic) problems. The paper examines the extent to which Banach’s textbooks were innovative in this respect. The research is based on, among others, the textbooks used by Banach as a secondary school student and the ordinances of the Polish ministry of education (Ministry of Religious Affairs and Public Education) from 1922.
Źródło:
Analecta. Studia i Materiały z Dziejów Nauki; 2019, 28, 1; 71-138
1509-0957
Pojawia się w:
Analecta. Studia i Materiały z Dziejów Nauki
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmiennoprzecinkowa jednostka arytmetyczna dla sprzętowej maszyny wirtualnej
A floating point unit for the hardware virtual machine
Autorzy:
Hajduk, Z.
Powiązania:
https://bibliotekanauki.pl/articles/156437.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
układy FPGA
arytmetyka zmiennoprzecinkowa
field programmable gate array (FPGA)
floating point arithmetic
Opis:
W artykule omówiono, opracowaną dla struktur FPGA, implementację układów realizujących podstawowe operacje arytmetyki zmiennoprzecinkowej. Implementacja charakteryzuje się pewnym kompromisem pomiędzy zapotrzebowaniem na zasoby logiczne układu programowalnego a szybkością realizacji operacji arytmetycznych określoną przez liczbę taktów zegara niezbędną do wykonania operacji. Wspomniane układy zostały wykorzystane jako zasadnicze komponenty zmiennoprzecinkowej jednostki arytmetycznej przeznaczonej dla sprzętowej maszyny wirtualnej. Maszyna ta, implementowana w układach FPGA, jest specjalizowanym mikrokontrolerem wykonującym pośredni kod wykonywalny generowany przez kompilator środowiska inżynierskiego CPDev, przeznaczonego do projektowania oprogramowania sterowników przemysłowych. Wykonane testy wydajności maszyny sprzętowej wyposażonej w zmiennoprzecinkową jednostkę arytmetyczną wskazują, że jest ona średnio kilkadziesiąt razy szybsza od dotychczas istniejących realizacji programowych, wykorzystujących popularne mikrokontrolery AVR i ARM.
Under the CPDev (Control Program Developer) engineering environment, programs written in one of the languages defined in the IEC 61131-3 standard are compiled into the universal intermediate code executed on the side of programmable controllers by the virtual machines [9]. There are software implemented virtual machines, dedicated for the platform with popular AVR and ARM microcontrollers, and also there is a recently developed hardware virtual machine implemented using FPGA devices [2]. The hardware virtual machine, which in fact is a specialized microcontroller described in the Verilog Hardware Description Language [3], is several dozen times faster then its software counterparts [2]. But the main drawback of the existing hardware virtual machine is a lack of the ability of executing the floating point computations. The paper presents an architecture of the floating point arithmetic unit accomplishing basic floating point operation, designed for the hardware virtual machine. There are quite a lot of publications concerning FPGA implementation of the floating point arithmetic, for instance [6, 7, 8, 10, 11]. In this paper the realization of basic float-ing point operation, balanced between logic resources requirements and speed of computing (defined by the number of clock cycles necessary to end up a floating point operation), is presented. Figs. 1 and 2 show a simplified micro-architecture of the single precision (according to IEEE 754-1985 standard [5]) floating point multiplier and adder. A floating point divider has roughly the same structure as the multiplier - it differs in states functions performed by some blocks. A few different realizations of the multiplier and adder unit were designed - the details are presented in Tabs. 1 and 3. The general trend is as follows: a shorter clock cycle necessary to execute the operation needs more logic resources of FPGA. A floating point unit for the hardware virtual machine was designed based on the floating point multiplier, divider and adder blocks. Apart from the mentioned above basic floating point operation, the floating point unit also performs operations like: comparison and relation (equals, not equals, more than, more than or equal etc.), absolute value, negation, integer value to floating point value conversion, floating point to integer conversion (rounding, truncating) and some functions fetched from IEC 61131-3 standard like MIN, MAX, LIMIT. To compare performance of the hardware virtual machine equipped with the floating point unit and its software counterparts, the Whetstone based benchmark [1] was written in ST language. The test results are given in Tab. 4. The hardware virtual machine (implemented using Xilinx Spartan 3-AN FPGA XC3S1400AN-4FGG676) is several times faster than the software one implemented on AVR and ARM microcontrollers, and even a little bit faster than the PC based virtual machine (under .NET environment).
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 1, 1; 82-85
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Modelowanie czasu inicjacji korozji zbrojenia z zastosowaniem arytmetyki przedziałowej
Modeling of time of reinforcement corrosion initiation with the application of interval arithmetic
Autorzy:
Krykowski, T.
Powiązania:
https://bibliotekanauki.pl/articles/131600.pdf
Data publikacji:
2017
Wydawca:
Polska Akademia Nauk. Komisja Inżynierii Budowlanej PAN Oddział w Katowicach
Tematy:
arytmetyka przedziałowa
chlorki
dyfuzja
korozja zbrojenia
interval arithmetic
chlorides
diffusion
corrosion of reinforcement
Opis:
In this paper, the application of interval arithmetic in the affine formulation to the determination of time to initialization of corrosion cracking of reinforced concrete structures was formulated. The calculations ware made with the use of the incremental FEM formulation (backward Euler scheme) and the library of numerical procedures for the interval-affine computations INTALB.
Źródło:
Roczniki Inżynierii Budowlanej; 2017, 17; 43-52
1505-8425
Pojawia się w:
Roczniki Inżynierii Budowlanej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Matematyka nie opisuje świata, lecz wychodzi mu naprzeciw
Mathematics does not describe the world, but faces it
Autorzy:
Mioduszewski, Jerzy
Powiązania:
https://bibliotekanauki.pl/articles/690768.pdf
Data publikacji:
2015
Wydawca:
Copernicus Center Press
Tematy:
philosophy of mathematics
Richard Dedekind
arithmetic
geometry
number sense
calculus
incommensurability
transfinite numbers
Opis:
In everyday experience mathematics rarely appears to us as a whole, and certainly never as a system in the sense of David Hilbert’s considerations from early 20th Century. Mathematical disciplines seem to be independent and autonomous. We do not see that specific deduction goes beyond particular convention applicable in given discipline. In the late 19th Century this view was shared by Felix Klein and Richard Dedekind. The latter’s work “What are numbers and what should they be?” (Was Was sind und was sollen die Zahlen?) was the inspiration for writing this article. This essay is an attempt to see mathematics not as a building, but as a living organism seeking its explanation.
Źródło:
Zagadnienia Filozoficzne w Nauce; 2015, 58; 7-43
0867-8286
2451-0602
Pojawia się w:
Zagadnienia Filozoficzne w Nauce
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Badanie dokładności rotatora opartego na algorytmie CORDIC w systemie o skończonej precyzji obliczeń
Autorzy:
Poczekajło, P.
Powiązania:
https://bibliotekanauki.pl/articles/118396.pdf
Data publikacji:
2016
Wydawca:
Politechnika Koszalińska. Wydawnictwo Uczelniane
Tematy:
rotator
algorytm CORDIC
skończona precyzja obliczeń
dokładność
rotators
CORDIC algorithm
finite-precision arithmetic
accuracy
Opis:
W artykule dokonano pomiaru dokładności algorytmu CORDIC stosowanego do realizacji rotatora używanego m.in. w dedykowanych systemach CPS. Badania dotyczyły implementacji struktury w układzie o skończonej precyzji obliczeń. Wykonane zostały szczegółowe pomiary wyników algorytmu dla poszczególnych iteracji oraz dokonano ogólnej analizy dla większej grupy losowej. Przedstawione wyniki dały podstawę do oceny prawidłowego działania algorytmu oraz wykazały zalety i wady takiego podejścia do realizacji sprzętowej rotatorów.
In this paper, the accuracy of the CORDIC algorithm is measured and present. This algorithm is used to the rotation realization, which is utilized e.g. in dedicated DSP systems. The research is related to the structure implementation in a system with finite-precision arithmetic. Detailed measurements of the results of the algorithm for each iteration are made and also general analysis of a larger random group is presented. The results allow to rate CORDIC algorithm and show pros and cons this approach to hardware realization of rotation.
Źródło:
Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej; 2016, 10; 187-192
1897-7421
Pojawia się w:
Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Niepewność estymacji izolacyjności akustycznej przegród
Uncertainty of sound insulation estimation
Autorzy:
Batko, W.
Powiązania:
https://bibliotekanauki.pl/articles/153505.pdf
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
ocena niepewności
redukcyjna arytmetyka interwałowa
izolacyjność akustyczna
uncertainty evaluation
reductive interval arithmetic
sound insulation
Opis:
W artykule przedstawiono sposób wyrażania niepewności estymacji izolacyjności akustycznej, oparty na redukcyjnej arytmetyce interwałowej. Zaproponowano rozwiązanie pozwalające na wyznaczenie zakresu możliwego błędu estymacji, przy uwzględnieniu możliwych rozbieżności w wartościach parametrów wejściowych. Zaproponowana metoda wskazuje na możliwość spójnej oceny różnych kategorii błędów, uzupełnia lukę formalną z jaka mamy do czynienia w praktycznym stosowaniu zaleceń przewodnika niepewności [1].
This paper presents the method for estimating the uncertainty of sound insulation of partitions based on the reductive interval arithmetic [4]. The variability ranges of input parameters were presented as interval numbers (Fig. 1). Based on the determined intervals, the sound insulation of partition was determined by performing operations on the interval numbers. As a result, there was obtained a range of variations of sound insulation as a function of frequency (Fig. 2). The proposed arithmetic allows determining the range of a possible estimation error of the parameter analyzed, when taking into account possible differences in the values of input parameters. The distribution of errors is asymmetric. The proposed method for evaluating the uncertainty shows the possibility of coherent assessment of various categories of errors, thereby fills the formal gap which exists in practical application of the recommendations of the Guide to the Expression of Uncertainty in Measurement [1].
Źródło:
Pomiary Automatyka Kontrola; 2013, R. 59, nr 1, 1; 26-27
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Arytmetyka zredukowanego systemu binarnego
Diminished-1 arithmetic
Autorzy:
Ulman, Z.
Plebanek, M.
Ożarowski, M.
Powiązania:
https://bibliotekanauki.pl/articles/154065.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
system liczbowy
arytmetyka binarna
arytmetyka modulo
liczby Fermata
number system
Fermat numbers
modulo arithmetic
Opis:
Arytmetyka zredukowanego systemu binarnego umożliwia wykonywanie operacji modulo w binarnych układach logicznych liczących modulo . Z tego powodu jest ona chętnie stosowana w algorytmach cyfrowego przetwarzania sygnałów, na przykład do obliczeń transformaty Fouriera modulo liczby Fermata. W literaturze polskiej system ten nie był dotychczas omawiany. Artykuł przedstawia szczegółową definicję zredukowanego systemu binarnego oraz przedstawia zasady wykonywania elementarnych operacji arytmetycznych w układach cyfrowych.
Diminished-1 arithmetic makes possible performing modulo-2n+1 operations in binary arithmetic hardware which computes modulo-2n. For this reason it is willingly used in various digital signal processing applications, for instance in computing modulo-Fermat-number Fourier transforms. In this article the definition of the diminished-1 system is discussed in detail in comparison to the natural binary system. Basic arithmetic diminished-1 operations in binary circuits are also considered.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 4, 4; 76-79
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zastosowanie arytmetyki ułamkowej w reprogramowalnych jednostkach przetwarzających systemów jednoukładowych
Application of the fractional arithmetic in the reprogrammable processing units of the single-chip systems
Autorzy:
Maslennikow, O.
Ratuszniak, P.
Sergiyenko, A.
Pawłowski, P.
Powiązania:
https://bibliotekanauki.pl/articles/1203397.pdf
Data publikacji:
2009
Wydawca:
Politechnika Koszalińska. Wydawnictwo Uczelniane
Tematy:
arytmetyka ułamkowa
system jednoukładowy
arytmetyka stałoprzecinkowa
fractional arithmetic
reprogrammable processing units
single-chip systems
Opis:
W niniejszej pracy przedstawiono wyniki badań autorów nad zaletami i wadami stosowania arytmetyki ułamkowej w jednostkach przetwarzających (arytmetyczno-logicznych) systemów wyspecjalizowanych przeznaczonych do realizacji w nowoczesnych układach reprogramowalnych. Autorzy porównali dokładność obliczeń przeprowadzonych w arytmetyce ułamkowej z odpowiednią dokładnością klasycznej arytmetyki stałoprzecinkowej dla danych wejściowych różnej wielkości oraz opracowali kilka architektur potokowych i równoległych jednostek przetwarzających realizujących wybrane algorytmy algebry liniowej. Implementacja opracowanych przez autorów kilku z wyżej wymienionych architektur w układach FPGA rodziny Xilinx Virtex4 wykazały, że one lepiej wykorzystują zasoby sprzętowe nowoczesnych układów FPGA (np. wbudowane bloki mnożenia, DSP i pamięci RAM/FIFO). Ponadto złożoność sprzętowa jednostek przetwarzających RFA jest nawet kilkukrotnie mniejsza, a maksymalna częstotliwość działania – nawet dwukrotnie większa w porównaniu do odpowiednich parametrów podobnych jednostek przetwarzających działających na liczbach stało- lub zmienno-przecinkowych (przy porównywalnej dokładności obliczeń).
Źródło:
Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej; 2009, 1; 23-58
1897-7421
Pojawia się w:
Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Standardowy błąd numeryczny dla estymatorów CHM i CAM
Numerical standard error for CHM and CAM estimators
Autorzy:
Pajor, Anna
Powiązania:
https://bibliotekanauki.pl/articles/588829.pdf
Data publikacji:
2016
Wydawca:
Uniwersytet Ekonomiczny w Katowicach
Tematy:
Skorygowana średnia arytmetyczna
Skorygowana średnia harmoniczna
Standardowy błąd numeryczny
Corrected arithmetic mean
Numerical standard error
Opis:
W pracy zaproponowano sposób obliczania standardowego błędu numerycznego dla estymatorów wartości brzegowej gęstości wektora obserwacji, opartych na skorygowanej średniej harmonicznej oraz skorygowanej średniej arytmetycznej. W części empirycznej porównano numeryczne własności tych estymatorów w kontekście modeli Copula-AR-GARCH. Dodatkowo zastosowano metodę Chiba i Jeliazkova. Wyniki jednoznacznie pokazały, że estymator oparty na skorygowanej średniej arytmetycznej charakteryzuje się najmniejszym standardowym błędem numerycznym.
The main aim of the paper is to propose methods for calculating numerical standard errors of the corrected harmonic as well as arithmetic mean estimators of the marginal likelihood. We apply these two estimators in Copula-AR-GARCH models for the daily growth rates of four sub-indices of the stock index WIG, published by the Warsaw Stock Exchange. For the sake of comparison Chib and Jeliazkov estimator (as a goldstandard) is also considered. Empirical results demonstrate that the corrected arithmetic mean estimator performs best. It is characterised by smallest numerical standard errors.
Źródło:
Studia Ekonomiczne; 2016, 304; 7-18
2083-8611
Pojawia się w:
Studia Ekonomiczne
Dostawca treści:
Biblioteka Nauki
Artykuł
Wyświetlanie 1-15 z 35

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies