Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "Grześ, J." wg kryterium: Autor

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-2 z 2
    Tytuł:
    Instrumenty konkurowania przedsiębiorstw deweloperskich w okresie dekoniunktury gospodarczej
    Instruments for competing firms in the development of economic downturn
    Autorzy:
    Grześ-Bukłaho, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/399394.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
    Tematy:
    przedsiębiorstwa deweloperskie
    dobrobyt ekonomiczny
    konkurencyjność
    zalety konkurencyjności
    instrumenty konkurowania
    enterprise development
    construction
    economic prosperity
    competitiveness
    competitive advantages
    competitive instruments
    Opis:
    During the economic downturn the real estate market was ruled by clients in a much greater extent than previously. For them, one of the most important criteria for buying a flat has become the total price, and therefore they started looking for apartments smaller than the size of the property in times of boom. The need to sell flats already built by developers forced the focus on the customer and offered him additional benefit resulting from the purchase. Maintaining this type of situation in the long term will certainly eliminate the weakest companies from the market development, while those who continue, will force them to further enhancement of attractiveness and adapt it to the real needs and customer abilities. The aim of this paper is to present key findings on the sources of competitive advantage and build the instruments of the competition used by developing companies during the slowdown of economic growth.
    Źródło:
    Ekonomia i Zarządzanie; 2010, 2, 3; 159-171
    2080-9646
    Pojawia się w:
    Ekonomia i Zarządzanie
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Realizacja algorytmu sekwencyjnego wyznaczania macierzy rozróżnialności zbiorów przybliżonych w układzie FPGA
    Realization of a sequential algorithm related to rough sets methodology in FPGA
    Autorzy:
    Kopczyński, M.
    Grześ, T.
    Stepaniuk, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/158571.pdf
    Data publikacji:
    2014
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    zbiory przybliżone
    układy programowalne
    FPGA
    rough sets
    programmable logic structures
    Opis:
    W niniejszym artykule przedstawiono implementację sprzętową algorytmu stosowanego w obliczeniach związanych ze zbiorami przybliżonymi służącego do wyznaczania macierzy rozróżnialności. Istniejące dotychczas rozwiązania implementowały algorytm w językach programowania wysokiego poziomu. W wyniku prac badawczych stworzono i opisano w języku VHDL układ kombinacyjny realizujący równoważne obliczenia. Przeprowadzono badania porównawcze pod względem czasu potrzebnego do zakończenia obliczeń. Uzyskane wyniki pokazują ogromne przyspieszenie układu sprzętowego w porównaniu do implementacji programowej.
    In this paper the authors present an example of sequential software algorithm implementation as a hardware unit using VHDL in FPGA programmable logic structure. The converted algorithm is one of the principal operations in the rough sets theory – discernibility matrix calculation. Rough sets methods are used in data analysis, knowledge discovery and datasets attributes downsizing. At present there are no complete hardware implementations of rough sets methods. The existing solutions are only software implementations which need huge amount of time for processing big datasets. The authors created hardware implementation of such an algorithm as a pure combinational unit described in the VHDL language. Software implementation was also created to compare processing times between two solutions. The obtained results show that the usage of a hardware processing unit gives huge acceleration in terms of the time needed to finish creating a discernibility matrix. The FPGA structure utilization focused on LEs (Logical Elements) and pins usage was also examined. The first section of the paper is an introduction to rough sets and FPGA structures. In the second section there are presented the example of entry dataset and the calculated discernibility matrix. This section also includes description of the algorithm for creating a discernibility matrix as well as the proposed hardware solution. The third section presents the experimental results for the processing time and FPGA structure utilization. The last section focuses on conclusions and plans for future research.
    Źródło:
    Pomiary Automatyka Kontrola; 2014, R. 60, nr 5, 5; 321-324
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-2 z 2

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies