Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "control memory" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-9 z 9
    Tytuł:
    Synteza jednostki sterującej z wykorzystaniem zmodyfikowanych liniowych łańcuchów bloków operacyjnych
    Synthesis of control unit with modified operational linear chains
    Autorzy:
    Barkalov, A. A.
    Titarenko, L.
    Bieganowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/155633.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroinstrukcja
    mikroprogramowy układ sterujący
    CPLD
    PAL
    control memory
    compositional microprogram control unit (CMCU)
    Opis:
    W artykule przedstawiono metodę optymalizacji liczby makrokomórek PAL mikroprogramowalnego układu sterującego. Proponowana metoda wykorzystuje dodatkowe mikroinstrukcje zawierające kody pseudorównoważnych liniowych łańcuchów bloków operacyjnych. Rozwiązanie wykorzystuje osadzone bloki pamięci, które często pozostają niezagospodarowane, do implementacji pamięci sterownika. W artykule przedstawiono także przykład zastosowania omawianej metody.
    The method of optimization of amount of PAL macrocells in the circuit of compositional microprogram control unit is proposed. The method is based on introducing of additional microinstructions with codes of the classes of pseudo-equivalent operational linear chains. The proposed method is based on usage of natural redundance of embedded memory blocks that are used to implement the control memory. An example of application of proposed method is given.
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 63-65
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Kodowanie klas POLC w mikroprogramowanych układach sterujących
    The encoding of POLC classes in microprogram control units
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Bieganowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/156383.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    układ mikroprogramowany
    współdzielenie kodów
    łańcuch bloków operacyjnych
    układ FPGA
    tablica LUT
    osadzony blok pamięci
    microprogram control unit
    code sharing
    FPGA
    LUT
    embedded memory
    Opis:
    W artykule przedstawiono rezultaty syntezy sześciu struktur układów mikroprogramowanych (CMCU), które wykorzystują koncepcję podziału zbioru łańcuchów operacyjnych na klasy łańcuchów pseudorównoważnych (POLC). Przedstawione w pracy struktury układów mikroprogramowanych są przeznaczone przede wszystkim do zastosowania w układach FPGA. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca jest implementowana z użyciem osadzonych bloków pamięci. Badania przeprowadzono dla czterech popularnych kodowań stanów: kodowania binarnego, kodowania one-hot, kodowania Gray'a oraz kodowania Johnson'a.
    The paper presents new synthesis results of six structures of a compositional microprogram control unit (CMCU) targeted mainly at FGPAs. The structure of CMCU consist of two main parts: a control memory and an addressing circuit. The control memory stores microinstructions which are sent to the data path. The addressing circuit is responsible for selecting a microinstruction from the control memory. The addressing part of the CMCU is implemented using LUT tables, while the control memory is implemented using embedded memory blocks (EMB). Partitioning the set of operational linear chains (OLC) into pseudoeqivalent classes of chains (POLC) is used in all structures to reduce the size of the CMCU addressing part. The codes of POLCs are stored in the control memory by extending the microinstruction format or by inserting additional control microinstructions (Figs. 2, 3 and 4). The CMCU structures were tested using linear graph-schemes of the algorithm (see Tab. 1). The synthesis was made in Xilinx ISE and Altera Quartus for FPGA and CPLD devices. The synthesis results (Figs. 5 and 6) show that the size of the combinational part for the tested CMCU structures can be reduced by 20% to 50% depending on the CMCU structure (when compared to the base structure - average results). The results also show that the natural binary encoding and Gray's encoding are best for POLC classes. Both encodings give the smallest size of the addressing part and require less control memory space.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 1, 1; 97-100
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Mikroprogramowany układ sterujący z współdzieleniem kodów oraz mikroinstrukcjami sterującymi
    Compositional microprogram control unit with code sharing and control microinstructions
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Bieganowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/154793.pdf
    Data publikacji:
    2010
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    współdzielenie kodów
    łańcuch bloków operacyjnych
    tabela LUT
    osadzony blok pamięci
    compositional microprogram control unit (CMCU)
    code sharing
    operational linear chain
    field programmable gate array (FPGA)
    lookup table
    design
    Embedded Memory Block
    Opis:
    W artykule przedstawiona została metoda syntezy umożliwiająca zmniejszenie liczby tablic LUT potrzebnych do realizacji układu mikroprogramowanego z współdzieleniem kodów. Metoda jest przeznaczona dla układów FPGA z osadzonymi blokami pamięci. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca z użyciem osadzonych bloków pamięci. Redukcję liczby tablic LUT osiągnięto dzięki wykorzystaniu klas łańcuchów pseudorównoważnych. W artykule przedstawiono przykład zastosowania proponowanej metody oraz rezultaty eksperymentów.
    The paper presents new research results of synthesis of Composi-tional Microprogram Control Unit (CMCU) with Codes Sharing. The method allows reduction of look-up table elements in the combina-tional part of the control unit. The method assumes application of field-programmable gate arrays for implementation of the combinational part, whereas embedded-memory blocks are used for implementation of its control memory. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [16, 18]. The problem of the CU optimisation is still actual in computer science and it solution permits to decrease the cost of the system [17]. The proposed method is oriented on reduction of hardware amount of CMCU addressing circuit by placing codes of classes of pseudoequivalent states in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [4]. The research results show that application of the method to tested control algorithms gives on average 50% decrease in hardware amount when compared to CMCU based structure (Tab. 2). The results were obtained using Xilinx ISE. The models of control units were generated by the authors' software using the control algorithms from [15].
    Źródło:
    Pomiary Automatyka Kontrola; 2010, R. 56, nr 7, 7; 780-783
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Projektowanie sterowników mikroprogramowanych z wykorzystaniem bloków pamięci układów programowalnych
    Design of microprogrammed controllers with dedicated memory blocks
    Autorzy:
    Wiśniewski, R.
    Barkalov, A. A.
    Halang, W. A.
    Powiązania:
    https://bibliotekanauki.pl/articles/151796.pdf
    Data publikacji:
    2009
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    sterownik mikroprogramowany (mikroprogramowany układ sterujący)
    programowalny układ FPGA
    Microprogrammed Controller (Compositional Microprogram Control Unit)
    field programmable gate array (FPGA)
    Opis:
    W artykule zaprezentowana zostanie nowa metoda projektowania sterowników mikroprogramowanych. W proponowanym rozwiązaniu zarówno moduł pamięci, jak i część adresująca sterownika realizowane są z wykorzystaniem dedykowanych bloków pamięci układów programowalnych. Dzięki temu układ sterujący może zostać w łatwy sposób zweryfikowany pod kątem bezpieczeństwa. Ponadto zredukowana zostaje liczba wykorzystanych elementów logicznych, które są niezbędne do implementacji układu sterującego w matrycach programowalnych. Trzecią istotną korzyścią proponowanej metody jest możliwość zastosowania częściowej rekonfiguracji zarówno części zarządzającej jak i modułu pamięci sterownika. Idea metody zostanie zilustrowana przykładem. Pokazane zostaną wszystkie kroki, które są niezbędne do realizacji układu z wykorzystaniem proponowanej metody.
    A compositional microprogram control unit (also called a microprogrammed controller) is a multi-level device whose control unit consists of two main units. The first one is responsible for addressing microinstructions that are kept in a control memory. It is a simple finite-state machine. The role of the second unit is to hold and generate adequate microinstructions. Such a solution permits to minimize the number of logic elements required to implement the control unit. Therefore, wider areas of the target device can be accessed by other modules of the designed system. The control memory can be implemented using either logic elements or dedicated memory blocks of a chip. In this paper a new design method of microprogrammed controllers is proposed. Its idea is to implement the addressing part of microprogrammed controllers with memories. This kind of solutions has three main advantages. First of all, such designs can easily be verified thanks to the regular structure of memories, which fosters the inherent safety of entire control units. Moreover, in such a case the design is implemented with a System-on-Programmable-Chip (SoPC), the additional resources available there in form of programmable devices may be used. It is possible to implement the addressing part of a control unit with dedicated memory blocks of an SoPC, which results in a reduction of logic elements (especially look-up tables) required. Finally, the concept allows application of partial reconfiguration of an SoPC. Thus, the functionality of the whole controller can be easily and quickly modified. The proposed method is illustrated by an example. All steps required in order to design and prototype microprogrammed controllers based on the presented concept are shown in detail.
    Źródło:
    Pomiary Automatyka Kontrola; 2009, R. 55, nr 8, 8; 569-571
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Sprzętowo wspomagana, selektywna realizacja programu w sterowniku logicznym
    Hardware Supported Selective Control Program Execution In A PLC
    Autorzy:
    Milik, A.
    Powiązania:
    https://bibliotekanauki.pl/articles/155628.pdf
    Data publikacji:
    2007
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    FPGA
    sterownik logiczny
    pamięć obrazu procesu
    PLC
    process image memory
    Opis:
    Artykuł przedstawia metodę selektywnej realizacji programu sterowania. W programie sterowania podzielonym na bloki realizowane są te, których argumenty uległy zmianie od ostatniego cyklu obliczeniowego. Elementem niezbędnym do selektywnej realizacji programu jest pamięć procesu z mechanizmem wykrywania różnic w jej zawartości. Powyższe zadanie może zostać zrealizowany w sposób efektywny, przy wykorzystaniu unikalnych cech układów FPGA.
    The paper presents method of selective control program execution by a PLC. From entire program are executed only these blocks that variables have changed since last calculation. In order to determine program blocks that require recalculation in current program loop specific hardware support is used. The memory content difference detection unit allow to determine changes in memory content since last comparison. General idea of the change detector is presented in Fig. 2. Variables that are used by program block usually are stored in various location of process image memory. In order to precisely determine execution condition change detector should watch desired regions of memory while other part should not be considered. Following approach require to equip change detector with map of watched memory regions (Fig. 3). Finally change detector units together with process memory has been implemented in an FPGA device. Two different constructions that utilize distributed RAMs and block RAMs were considered. Requireme
    Źródło:
    Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 69-71
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Implementacja sprzętowa algorytmu MD5 w układach FPGA z użyciem mikroprogramowanego układu sterującego
    Hardware implementation of MD5 algorithm in FPGAs using compositional microprogram control unit
    Autorzy:
    Barkalov, A.
    Titarenko, L.
    Bieganowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/155117.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    mikroprogramowany układ sterujący
    osadzony blok pamięci
    algorytm MD5
    FPGA
    MD5
    compositional microprogram control unit (CMCU)
    field programmable gate array (FPGA)
    Embedded Memory Block
    Opis:
    W artykule przedstawiona została koncepcja implementacji sprzętowej algorytmu MD5 z wykorzystaniem mikroprogramowanego układu sterującego. Cechą charakterystyczną rozwiązania jest wykorzystanie osadzonych bloków pamięci do realizacji układu sterującego. Przedstawione rozwiązanie jest przeznaczone przede wszystkim do realizacji w układach FPGA. W artykule przedstawione zostały wyniki syntezy kilku wybranych struktur układów mikroprogramowanych. Otrzymane wyniki zostały porównane do typowej realizacji w postaci automatu Moore'a.
    The paper presents an example of application of Compositional Microprogram Control Unit (CMCU) to hardware implementation of MD5 algorithm. The MD5 algorithm is a widely used hash function with a 128-bit hash value. MD5 is used in many security applications, for example to hash passwords in FreeBSD operating system [14]. MD5 is also commonly used to check the integrity of files. MD5 was designed by Ron Rivest in 1991 [10]. Other similar algorithms are SHA [7] and RIPEMD [6]. The hardware implementation of MD5 in FPGAs is usually based on embedded memory blocks (EMB) because the algorithm uses a lot of constants during calculations [8]. In the paper the authors present an alternative solution in which constants are generated by CMCU (Fig. 3) circuit. The CMCU is also based on EMB. It can generate constants for MD5 and also signals for other tasks. The research results show that CMCU requires less hardware amount when compared to traditional Moore FSM (Tab. 1). The results were obtained using Xilinx ISE 12.1 and Xilinx Spartan-3 (xc3s50-5pq208) [13]. The models of control units were generated by the authors' software.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 868-870
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Pamięć przyswojona. Koncepcja polskiego doświadczenia zagłady Żydów jako traumy zbiorowej w świetle rewizji kategorii świadka
    Autorzy:
    Janicka, Elżbieta
    Powiązania:
    https://bibliotekanauki.pl/articles/643733.pdf
    Data publikacji:
    2015
    Wydawca:
    Polska Akademia Nauk. Instytut Slawistyki PAN
    Tematy:
    Polish trauma of the Holocaust (concept revision)
    bystander/onlooker (concept revision)
    Polish-Jewish dialogue (concept revision)
    participating observer
    panoptism
    social control over the Holocaust
    margins of the Holocaust
    memory studies
    Opis:
    Memory acquired. The conception of the Polish experience of the Holocaust as collective trauma in the light of a revision of the concept of bystanderThe paper provides a reconstruction and proposes the deconstruction of the conception of the Polish experience of the Holocaust as collective trauma. The analytical framework is based on the revision of concepts such as Polish witness (bystander/onlooker – according to Hilberg) and indifference on the part of Polish majority society towards the persecution and murder of the Jews. The text postulates that the concept of indifference as well as that of the non-Jewish witness (bystander/onlooker) be dropped from the standard terminology used when describing the Holocaust. It proposes that the concept of the non-Jewish witness (bystander/onlooker) be replaced by the concept of participating observer – with a different understanding from that established within cultural anthropology.Thus, watching would be a form of activity, a way of having an influence on the events, of agency, and therefore participation. A significant part of my argument includes an attempt to address the question of the construction of watching during the Holocaust. From this it follows that watching constitutes the most basic form of power (droit de regard – according to Foucault and Bourdieu). Therefore, the question arises of whether or not one can describe the margins of the Holocaust within the terms of panoptic reality (le panoptisme – according to Foucault). A further question under consideration is whether one can depict the dominant majority as an unofficial authority wielding something akin to social control over the completion of the Holocaust understood as the German Nazi system of persecution and extermination of the Jews.The argument also foregrounds the actual functions of the concepts of the non-Jewish witness (bystander/onlooker) and indifference as well as the idea of the Holocaust as a trauma for the non-Jewish witness (bystander/onlooker). These functions resulted several times in the elimination of the historical concrete and its societal-cultural conditions from the field of vision. In this sense, the conception of unacquired memory (i.e. the Polish trauma of the Holocaust) would be a strategy for acquiring the memory of the Holocaust in such a way that it does not endanger the dominant narrative about the past and the identity of the majority. Furthermore, the paper proposes the deconstruction of the concept of Polish-Jewish dialogue by identifying the phenomena of false symmetry and false universalization that frequently result in defining anti-Semitism and the Holocaust within the categories of a groups conflicts. The inspiration to undertake such a critical analysis came from the paradigmatic work by Michael C. Steinlauf, Bondage to the Dead: Poland and the Memory of the Holocaust, published in 1997. (The Polish-language edition entitled Pamięć nieprzyswojona. Polska pamięć Zagłady [Memory unacquired. The Polish memory of the Holocaust] came out in 2000, translated by Agata Tomaszewska.) Pamięć przyswojona. Koncepcja polskiego doświadczenia zagłady Żydów jako traumy zbiorowej w świetle rewizji kategorii świadkaArtykuł przedstawia rekonstrukcję i proponuje dekonstrukcję koncepcji polskiego doświadczenia Zagłady jako traumy zbiorowej. Kontekst analityczny stanowi rewizja takich kategorii, jak: polski świadek Zagłady (bystander/onlooker – za Hilbergiem) i obojętność wobec Zagłady. Tekst postuluje wykreślenie kategorii obojętności ze słownika opisu Zagłady. Kategorię świadka (bystander/onlooker) proponuje zastąpić kategorią obserwatora uczestniczącego w rozumieniu innym niż przyjęte w antropologii kulturowej. Spojrzenie stanowiłoby tutaj formę aktywności, oddziaływania, sprawczości (agency), a więc uczestnictwa. Istotna część wywodu to próba odpowiedzi na pytanie o konstrukcję owego spojrzenia stanowiącego najbardziej podstawową formę władzy (le droit de regard – za Foucault i Bourdieu). Pojawia się pytanie, czy obrzeża Zagłady można opisać w kategoriach rzeczywistości panoptycznej (le panoptisme – za Foucault). Kolejna rozważanakwestia to, czy większość dominującą można ukazać jako nieformalną instancję sprawującą rodzaj kontroli społecznej nad kompletnością Zagłady jako niemieckiej zbrodni państwowej.W centrum namysłu znajdują się także dotychczasowe funkcje kategorii świadka (bystander/onlooker), kategorii obojętności oraz koncepcji Zagłady jako traumy nieżydowskiego świadka. Funkcje te niejednokrotnie bowiem polegały na eliminacji z pola widzenia historycznego konkretu i jego społeczno-kulturowych uwarunkowań. W tym sensie można mówić o koncepcji pamięci nieprzyswojonej (polskiej traumy Zagłady) jako strategii przyswojenia pamięci Zagłady w sposób niezagrażający dominującej opowieści o przeszłości i tożsamości grupy większościowej. Tekst proponuje ponadto dekonstrukcję kategorii dialogu polsko-żydowskiego ze wskazaniem na zjawiska fałszywej symetrii i fałszywej uniwersalizacji, których częstą konsekwencją jest definiowanie antysemityzmu i Zagłady w kategoriach konfliktu międzygrupowego. Inspiracją do podjęcia namysłu była paradygmatyczna praca Michaela C. Steinlaufa Bondage to the Dead: Poland and the Memory of the Holocaust z 1997 roku, której polskie wydanie – zatytułowane Pamięć nieprzyswojona. Polska pamięć Zagłady – ukazało się w roku 2001 w tłumaczeniu Agaty Tomaszewskiej.
    Źródło:
    Studia Litteraria et Historica; 2015, 3–4
    2299-7571
    Pojawia się w:
    Studia Litteraria et Historica
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Mutual Exclusion in DSM Systems: A Protocol with Vectors of Timestamps; Demonstration of Control Flow by Cause/Effect Structures
    Wzajemne wykluczenie w systemach DSM: protokół z wektorami znaczników czasu; pokaz przepływu sterowania przez struktury przyczynowo-skutkowe
    Autorzy:
    Czaja, Ludwik
    Powiązania:
    https://bibliotekanauki.pl/articles/509254.pdf
    Data publikacji:
    2016
    Wydawca:
    Akademia Finansów i Biznesu Vistula
    Tematy:
    distributed systems
    distributed shared memory
    mutual exclusion
    systemy rozproszone
    rozproszona pamięć dzielona
    wzajemne wykluczenie
    Opis:
    A protocol based on vectors of timestamps and devised for mutual exclusion in Distributed Shared Memory (DSM) systems is presented. Its exampled behaviour is shown as a token game in the Cause/ Effect (C/E) structures model.
    Przedstawiono protokół oparty na wektorach znaczników czasu i zaprojektowany dla wzajemnego wykluczenia w systemach rozproszonej pamięci dzielonej (DSM). Jego przykładowe zachowanie jest ukazane jako gra z zastosowaniem żetonów w modelu struktur przyczynowo-skutkowych.
    Źródło:
    Zeszyty Naukowe Uczelni Vistula; 2016, 49(4) Informatyka; 85-104
    2353-2688
    Pojawia się w:
    Zeszyty Naukowe Uczelni Vistula
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Zastosowanie mnemotechnik w nauce szkolnej
    Autorzy:
    Wiechnik, Renata
    Powiązania:
    https://bibliotekanauki.pl/articles/614303.pdf
    Data publikacji:
    2018
    Wydawca:
    Uniwersytet Marii Curie-Skłodowskiej. Wydawnictwo Uniwersytetu Marii Curie-Skłodowskiej
    Tematy:
    memory
    learning
    mnemonic devices
    control strategies (metacognitive strategies)
    monitoring strategies
    regulating strategies
    elaborative rehearsal
    mnemonic techniques
    narrative chaining
    the hook or peg system
    method of loci
    pamięć
    uczenie się
    strategie pamięciowe
    strategie kontrolne (metapoznawcze)
    strategie monitorowania
    strategie regulacyjne
    strategie elaboracyjne
    mnemotechniki
    technika łańcuszka
    technika słów-haków
    technika loci
    Opis:
    This article presents examples of strategies and techniques of learning (from a group of mnemonic devices), which teachers can use, in their work with students, for the purpose of mastering the process of learning (maximising its effectiveness – speed and retention), but also making it more enjoyable and, therefore, motivating for students to undertake further attempts to obtain knowledge. The teacher, as the recipient of the content, has the opportunity to experience the effectiveness of selected memory devices (hence many exercises for the teachers themselves), as well as receives examples of curriculum related mnemonic tasks, which afford the opportunity of utilising given techniques when working with the student.
    W artykule zaprezentowano przykładowe strategie i techniki uczenia się (z grupy mnemotechnik), które nauczyciel może wykorzystać w pracy z uczniem w celu doskonalenia procesu uczenia się (zwiększenie jego efektywności – szybkości i trwałości), ale również uczynienia go przyjemniejszym, a przez to bardziej motywującym do podejmowania kolejnych prób związanych z opanowywaniem wiedzy. Nauczyciel – jako odbiorca poniższych treści – otrzymuje możliwość sprawdzenia skuteczności wybranych technik pamięciowych (stąd szereg ćwiczeń) oraz zapoznania się z przykładowymi zadaniami pamięciowymi związanymi z materiałem szkolnym, za pomocą których zostały ukazane możliwości wykorzystania wybranych technik w pracy z uczniem.
    Źródło:
    Annales Universitatis Mariae Curie-Skłodowska, sectio J – Paedagogia-Psychologia; 2018, 31, 3
    0867-2040
    Pojawia się w:
    Annales Universitatis Mariae Curie-Skłodowska, sectio J – Paedagogia-Psychologia
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-9 z 9

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies