Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Centralna Biblioteka Wojskowa Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaCentralna Biblioteka Wojskowa

Wyszukujesz frazę "symulacja błędów" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-6 z 6
    Tytuł:
    Gas-flow computer with SBST
    Komputerowy przelicznik przepływu gazu z wbudowanym SBST
    Autorzy:
    Mosdorf, M.
    Grochowski, K.
    Sosnowski, J.
    Gawkowski, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/156571.pdf
    Data publikacji:
    2012
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    systemy wbudowane
    mikrokontrolery
    symulacja błędów
    niezawodność
    embedded systems
    microcontrollers
    fault simulation
    reliability
    Opis:
    The paper deals with the problem of improving dependability in industrial embedded systems. This problem is considered in relevance to the developed gas flow computer. It is implemented around ARM microcontroller which performs complex measurements and calculations of gas flow with embedded software based self-test mechanisms (SBST) assuring fault detection and fault handling. These mechanisms do not interfere with the normal operation neither in time nor in space. The effectiveness of these approaches has been practically verified in specialised experiments.
    Ostatnio obserwuje się coraz większe zainteresowanie inteligentnymi urządzeniami pomiarowymi. Wykorzystują one bardzo wydajne mikroprocesory lub mikrokontrolery i złożone oprogramowanie. Urządzenia te zwykle pracują w środowisku przemysłowym lub otwartym terenie, gdzie są narażone na różne zakłócenia (elektromagnetyczne, termiczne, niestabilne zasilanie itp.). Stąd istotnym jest zapewnienie dużej wiarygodności ich pracy. Problem ten uwidocznił się w produkowanych przelicznikach gazu ziemnego [9]. Dane producenta wskazują na 8% problemów serwisowych (rozdz. 2). Autorzy podjęli się rozwiązania tego problemu poprzez opracowanie programowych mechanizmów autotestowania (SBST) zintegrowanych z oprogramowaniem operacyjnym urządzeń pomiarowych. Pozwalają one monitorować w sposób ciągły (rys. 1) poprawność pracy urządzenia (rozdz. 3). W szczególności wbudowano mechanizm kontroli poprawności i autonaprawy kodu przelicznika, obsługę sytuacji wyjątkowych, autotestowanie krytycznych procedur spreparowanymi zestawami danych itd. (rozdz. 3). Pozwalają one na detekcję zarówno błędów przemijających (i ograniczone ich tolerowanie) jak i błędów trwałych. Efektywność tego rozwiązania została zweryfikowana przy wykorzystaniu techniki symulacji błędów ([1, 3]) oraz generowanie logów operacyjnych i liczników zastosowanych w nowym prototypie przelicznika. W porównaniu z innymi przelicznikami gazu osiągnięto istotną poprawę wiarygodności (rozdz. 4). Przedstawione mechanizmy mogą być zastosowane również w innych urządzeniach z mikrokontrolerami.
    Źródło:
    Pomiary Automatyka Kontrola; 2012, R. 58, nr 7, 7; 665-667
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Fault injection in embedded systems using GNU Debugger
    Symulacja błędów w systemach wbudowanych z wykorzystaniem GDB
    Autorzy:
    Mosdorf, M.
    Sosnowski, J.
    Powiązania:
    https://bibliotekanauki.pl/articles/155163.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    symulacja błędów
    interfejs JTAG
    projekt GDB
    mikrokontrolery
    fault injection
    JTAG interface
    GDB project
    microcontrollers
    Opis:
    The paper presents the technique of simulating faults in embedded systems. It consists of PC software that performs fault injection through the JTAG interface controlled by GNU Debugger (GDB) server for a chosen platform. This approach can be easily adopted to various platforms due to a wide support of GDB project for many architectures. The experimental results for ARM architecture show high controllability of the fault injection process and measured time overhead in the implemented injector.
    Praca przedstawia technikę symulacji błędów dla systemów wbudowanych wykorzystującą interfejs JTAG sterowany za pomocą oprogramowania "GNU Debugger" przygotowanego dla danej platformy mikro-procesorowej. Opracowana architektura symulatora błędów została przedstawiona na rys. 1. Zaprezentowane rozwiązanie umożliwia symulację błędów typu bit-flip oraz błędów trwałych za pomocą mechanizmów breakpoint oraz watchpoint. Obserwacja wyników symulacji została zrealizowana za pomocą programowego mechanizmu breakpoint. W ramach pracy zweryfikowano koncepcję dla współczesnych mikroprocesorów z rdzeniem ARM7TDMI oraz zaprezentowano rezultaty symulacji błędów dla wybranych obszarów pamięci SRAM oraz rejestru PC procesora. Podejście to może być łatwo dostosowane do różnych platform systemów wbudowanych wspieranych przez projekt GDB. Przeprowadzone eksperymenty symulacyjne potwierdziły ich dużą sterowalność. W pracy przedyskutowano również efektywność opracowanej metody symulacji błędów oraz przedstawiono wyniki pomiarów opóźnień związanych z symulacją błędów oraz obserwacją wykonywania programu wynoszące odpowiednio 52ms i 42ms.
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 825-827
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Exact parallel critical path fault tracing to speed-up fault simulation in sequential circuits
    Autorzy:
    Kõusaar, Jaak
    Kostin, Sergei
    Ubar, Raimund
    Devadze, Sergei
    Raik, Jaan
    Powiązania:
    https://bibliotekanauki.pl/articles/397718.pdf
    Data publikacji:
    2018
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    sequential circuits
    fault simulation
    stuck-at-faults
    critical path tracing
    układy sekwencyjne
    symulacja błędów
    Opis:
    We propose a new method to speed up stuck-at fault simulation for sequential circuits. The method combines exact parallel critical path tracing of faults, used so far only for combinational circuits, with traditional fault simulation in sequential circuits. For that purpose, formulas are developed for classification of faults into two classes: the faults eligible for parallel critical path tracing, and the faults which have to be simulated over the global feedbacks in the circuit by traditional methods. Combining these two approaches in fault simulation ‒ the combinational and sequential simulation concepts ‒ allows dramatic speed-up of fault simulation in sequential circuits, which is demonstrated by experimental results.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2018, 9, 1; 9-18
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Distributed approach for parallel exact critical path tracing fault simulation
    Autorzy:
    Ivask, E.
    Devadze, S.
    Ubar, R.
    Powiązania:
    https://bibliotekanauki.pl/articles/398084.pdf
    Data publikacji:
    2010
    Wydawca:
    Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
    Tematy:
    systemy rozproszone
    symulacja błędów
    śledzenie ścieżki krytycznej
    cyfrowy test
    distributed computing
    fault simulation
    critical path tracing
    digital test
    Opis:
    Distributed computing attempts to aggregate different computing resources available in enterprises and in the Internet for computation intensive applications in a transparent and scalable way. Fault simulation used in digital design flow for test quality evaluation can require a lot of processor and memory resources. To speed up simulation and to overcome the problem of memory limits in the case of very large circuits, a method of model partitioning and the procedure of parallel reasoning for several distributed simulation agents was proposed. The concept and implementation of web-based distributed system was introduced.
    Źródło:
    International Journal of Microelectronics and Computer Science; 2010, 1, 2; 165-174
    2080-8755
    2353-9607
    Pojawia się w:
    International Journal of Microelectronics and Computer Science
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    Fault injection approach towards dependability analysis in real time operating systems
    Symulacja błędów w analizie wiarygodności w systemach czasu rzeczywistego
    Autorzy:
    Gawkowski, P.
    Grochowski, K.
    Pisarczyk, P.
    Powiązania:
    https://bibliotekanauki.pl/articles/155183.pdf
    Data publikacji:
    2011
    Wydawca:
    Stowarzyszenie Inżynierów i Techników Mechaników Polskich
    Tematy:
    analiza wiarygodności
    systemy czasu rzeczywistego
    systemy wbudowane
    symulacja błędów
    dependability analysis
    real-time systems
    embedded systems
    fault injection
    Opis:
    The paper presents the fault injection approach applicable for dependability evaluation of real-time systems. The developed fault injection environment, called InBochs, is based on modified system emulator Bochs. It is highly flexible in terms of fault specification and results observability reflecting in rich feedback information for a target system developer. The low overhead of the InBochs fulfills tight requirements for RT-system evaluation testbeds. The paper describes the methodology of dependability evaluation basing on an exemplary process control task.
    Wszechobecność systemów wbudowanych i czasu rzeczywistego niesie za sobą potrzebę analizy ich wiarygodności. Dotyczy to nie tylko systemów w zastosowaniach krytycznych (jak aeronautyka, czy sterowanie procesów przemysłowych), gdzie głównym aspektem jest bezpieczeństwo, ale także popularnych urządzeń życia codziennego, od których użytkownicy również oczekują określonego poziomu niezawodności i dostępności. Niezbędna jest więc analiza odporności systemów na różnego rodzaju zakłócenia, m.in. na rosnące niebezpieczeństwo zakłóceń przemijających w systemie cyfrowym, w szczególności tzw. SEU (ang. Single Event Upsets [1], efektem których mogą być przekłamania wartości logicznych w elementach pamięci). Omówiono szereg aspektów analizy eksperymentalnej przy wykorzystaniu techniki programowej symulacji błędów w kontekście badań systemów czasu rzeczywistego oraz przedstawiono system InBochs, który może być zastosowany m.in. do eksperymentalnej analizy wiarygodności systemów wbudowanych oraz czasu rzeczywistego. Bazuje on na programowym emulatorze systemu komputerowego Bochs [5]. Spośród innych rozwiązań ([2] i referencje) InBochs umożliwia m.in. abstrakcję czasu ukrywającą narzuty symulatora oraz język skryptowy symulacji błędów. Jego praktyczna użyteczność została potwierdzona eksperymentami dla dwóch różnych systemów czasu rzeczywistego (RTAI [7, 9] oraz Phoenix [8]) realizujących zadanie sterownika GPC w wersji analitycznej dla procesu reaktora chemicznego (opis w [6] i referencje).
    Źródło:
    Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 830-832
    0032-4140
    Pojawia się w:
    Pomiary Automatyka Kontrola
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Tytuł:
    SFRs-based numerical simulation for the reliability of highly-coupled DFTS
    Metoda symulacji numerycznej oparta na pojęciu zakresów uszkodzeń sekwencyjnych służąca do obliczania niezawodności układów modelowanych metodą silnie sprzężonych dynamicznych drzew błędów
    Autorzy:
    Ge, D.
    Li, D.
    Lin, M.
    Yang, Y.-H.
    Powiązania:
    https://bibliotekanauki.pl/articles/300798.pdf
    Data publikacji:
    2015
    Wydawca:
    Polska Akademia Nauk. Polskie Naukowo-Techniczne Towarzystwo Eksploatacyjne PAN
    Tematy:
    highly-coupled DFTs
    sequence failure region
    arbitrary distributions
    numerical simulation
    silnie sprzężone dynamiczne drzewo błędów
    zakres uszkodzeń sekwencyjnych
    arbitralnie przyjęty rozkład
    symulacja numeryczna
    Opis:
    The failure behaviors of many real-life systems are very complex and sequence-dependent, and can be modeled by highly-coupled dynamic fault trees (DFTs). Existing approaches for solving DFTs, such as Markov state-space-based or inclusion-exclusion based methods all have their disadvantages. They either suffer from the problem of state space explosion or are subjected to the combination explosion. Additionally, Markov-based approaches become unavailable when components follow non-exponential time-to-failure distributions which prevail in real-life systems. To overcome shortcomings of the methods mentioned above, SFRs (Sequence Failure Regions)-Based numerical simulation approach is first proposed. The proposed method is applicable for a generalized cut sequence as well as highly-coupled DFTs modeling non-repairable systems with arbitrary time-to-failure distributed components. The results of the validation example indicate the reasonability of our proposed approach.
    Zachowania uszkodzeniowe wielu działających w rzeczywistości układów są bardzo złożone i zależą od sekwencji w jakiej występują uszkodzenia. Zachowania takie można modelować za pomocą silnie sprzężonych dynamicznych drzew błędów (DFT). Istniejące podejścia do rozwiązywania DFT, takie jak metody markowowskie oparte na pojęciu przestrzeni stanów i metody oparte na zasadzie włączeń i wyłączeń mają swoje ograniczenia:albo borykają się z problemem eksplozji przestrzeni stanów albo są narażone na eksplozję kombinatoryczną. Dodatkowo, podejścia markowowskie stają się niedostępne, gdy elementy składowe mają niewykładnicze rozkłady czasu do uszkodzenia, co ma miejsce w przeważającej części układów spotykanych w rzeczywistości. Aby przezwyciężyć mankamenty powyższych metod, zaproponowano metodę symulacji numerycznej opartą na pojęciu zakresów uszkodzeń sekwencyjnych (sequence failure regions, SFR). Proponowana metoda znajduje zastosowanie w modelowaniu systemów nienaprawialnych o elementach, które charakteryzuje arbitralnie przyjęty rozkład czasu do uszkodzenia. Metodę można stosować w modelowaniu opartym zarówno na uogólnionej sekwencji niezdatności (generalizedcut sequence), jak również silnie sprzężonych DFT. Wyniki uzyskane w przedstawionym przykładzie potwierdzają zasadność proponowanego przez nas podejścia.
    Źródło:
    Eksploatacja i Niezawodność; 2015, 17, 2; 199-206
    1507-2711
    Pojawia się w:
    Eksploatacja i Niezawodność
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
      Wyświetlanie 1-6 z 6

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies