Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "diagramy decyzyjne" wg kryterium: Temat


Wyświetlanie 1-3 z 3
Tytuł:
Zasady modelowania działania służb w sytuacjach kryzysowych - zastosowanie symulacji procesów
Principles for modeling the action of crisis in the crisis - applying simulation of processes
Autorzy:
Dziemba, Ł.
Uchroński, J.
Powiązania:
https://bibliotekanauki.pl/articles/113584.pdf
Data publikacji:
2017
Wydawca:
STE GROUP
Tematy:
drzewo decyzyjne
diagramy decyzyjne
mapy procesów
notacja BPMN
Decision tree
decision diagrams
process map
BPMN notation
Opis:
Artykuł przedstawia przegląd możliwych metod i narzędzi służących do modelowania działań i symulacji procesów. Są nimi: tablice decyzyjne, drzewo rozkładu i drzewo decyzyjne, diagramy decyzyjne i mapy procesów; notacja BPMN. Na podstawie przeprowadzonych badań literaturowych i własnych doświadczeń ze stosowaniem opisywanych w artykule narzędzi i metody symulacji stwierdzono, iż mapy procesu stanowią przydatne narzędzie modelowania z punktu widzenia prezentacji sekwencji zdarzeń, jakie występują w ich przebiegu. W tym świetle notacja BPMN staje się celowa do zastosowania z uwagi na swą przejrzystość, wskazanie poszczególnym działaniom, procesom i decyzjom zróżnicowanych źródeł i zasobów informacji, a także zapewnia uporządkowanie zapisu; oraz założenia oddzielenia sekwencji działań oraz komunikacji – przepływów informacyjnych.
This article provides an overview of possible methods and tools for modeling activities and simulating processes. These are: decision tables, decomposition tree and decision tree, decision diagrams and process maps; BPMN notation. Based on the literature and their own experience using the tools and simulation methods described in the article, it was found that process maps are useful tools for modeling from the point of view of the sequence of events that occur in their course. Therefore, the BPMN notation is intended to be used for reasons of transparency, indication of the individual actions, processes and decisions of the various sources and information resources, and to ensure that the records are organized; and the assumptions of separation of sequences of activities and communication - information flows.
Źródło:
Systemy Wspomagania w Inżynierii Produkcji; 2017, 6, 7; 84-96
2391-9361
Pojawia się w:
Systemy Wspomagania w Inżynierii Produkcji
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wykorzystanie dwupoziomowej optymalizacji do poprawy wyników syntezy z wykorzystaniem BDD
Enhancing logic synthesis based on two-stage BDD decomposition by using two-level optimization
Autorzy:
Opara, A.
Kania, D.
Powiązania:
https://bibliotekanauki.pl/articles/155115.pdf
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
binarne diagramy decyzyjne (BDD)
synteza logiczna
CPLD
decomposition
technology mapping
logic optimization
binary decision diagrams (BDD)
Opis:
W artykule przedstawiona jest koncepcja syntezy ukierunkowanej na zrównoważoną optymalizację powierzchni i prędkości działania układu. Pierwszym etapem syntezy jest dekompozycja wierszowa wykorzystująca BDD, ukierunkowana na struktury PAL. Celem dekompozycji jest minimalizacja liczby bloków logicznych struktury programowalnej. Drugi etap syntezy jest ukierunkowany na optymalizację szybkości działania układu. Istotą dwupoziomowej optymalizacji jest odpowiednie wykorzystanie trójstanowych buforów wyjściowych. Uzyskane rezultaty eksperymentów dowodzą szczególnej efektywności proponowanych rozwiązań dla struktur CPLD zbudowanych z bloków typu PAL o niewielkiej liczbie iloczynów.
This paper presents a concept of the original method of two-stage BDD-based decomposition combined with two-level PAL-oriented optimization. The aim of the proposed approach is oriented on the balanced (speed/area) optimization. The first step of the method is original PAL-oriented decomposition. The presented non-standard decomposition provides minimization of the implemented circuit area and reduction of necessary logic blocks in the programmable structure. This decomposition consists in sequential search for an input partition providing feasibility of implementation of the free block in one PAL-based logic block, containing a predefined number of product terms. In the presented algorithms the Reduced Ordered Binary Diagrams were used as an efficient representation of logic functions. The partitioning of the variables in a partition matrix is equivalent to the cut in the ROBDD diagram representing the logic function. To efficiently approximate the number of product terms in a sum of product form, the concept of path counting was developed. The second step of the proposed logic synthesis is oriented to the speed optimization. The original two-level optimization is based on utilizing tri-state buffers. The results of experiments prove that the presented approach is especially effective for CPLD structures which consist of PAL-based logic blocks containing a low number of product terms
Źródło:
Pomiary Automatyka Kontrola; 2011, R. 57, nr 8, 8; 864-867
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza wielowyjściowych układów logicznych prowadząca do wykorzystania wspólnych bloków logicznych
Multi-output logic devices synthesis utilizing common logic blocks
Autorzy:
Opara, A.
Kania, D.
Powiązania:
https://bibliotekanauki.pl/articles/155719.pdf
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
dekompozycja
wielokorzeniowe binarne diagramy decyzyjne (BDD)
synteza programowalnych układów logicznych
decomposition
shared binary decision diagrams (SBDD)
programmable logic devices synthesis
Opis:
W artykule przedstawiona jest koncepcja wykorzystania wielokorzeniowych binarnych diagramów decyzyjnych (SBDD) oraz diagramów o wielu liściach (MTBDD) podczas dekompozycji funkcji logicznych. Funkcje te są poddawane dekompozycji, by można je było zaimplementować w typowych strukturach FPGA. W prezentowanym rozwiązaniu operowanie na wielu funkcjach pozwala na współdzielenie bloków związanych w dekompozycji Ashenhursta, a tym samym wymaga mniejszej ilości zasobów struktury programowalnej. Powyższa koncepcja została przedstawiona na przykładzie dekompozycji układu rd84.pla.
This paper presents concept of using multi-root (shared) and multi-terminal binary decision diagrams (SBDD and MTBDD) to represent a set of boolean functions. These functions are decomposed to implement them in typical FPGA devices. Most of algorithms based on BDD operates on single function, so many common relations can not be extracted. In presented approach operating on many functions gains better utilization of programmable device's resources. As an example it is shown decomposition of rd84.pla circuit. With best author's knowledge there's no better results for this circuit published in literature.
Źródło:
Pomiary Automatyka Kontrola; 2007, R. 53, nr 7, 7; 39-41
0032-4140
Pojawia się w:
Pomiary Automatyka Kontrola
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-3 z 3

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies